配而输出一匹配信号M，倘若结果为匹配，则该匹 配信号M为高逻辑准位的输出，否则输出低逻辑准位的匹配信号M。此外，该内容可寻址存 储器400可在该读取字信号的控制下，亦经由该对混用位线HBLP及HBLN而分别读取该数 据存储单元110储存的数据位与该屏蔽存储单元120储存的屏蔽位。该对混用位线HBLP 及HBLN可同时作为读取位及搜寻位传输之用，因此被称为双效或混用（Hybrid)。
[0028] 附图5为本发明第五实施例的内容可寻址存储器500之方块示意图。该内容可寻 址存储器500包含：一数据存储单元110、一屏蔽存储单元120、及一比较及读取单元130。 在如附图5所示的实施例中，该至少一读取字线是一条读取字线RWL，该至少一功能位线系 包含一条数据用读取位线RBLD、一条屏蔽用读取位线RBLC、及一对搜寻位线SBLP及SBLN， 该写入字线标示为WWL，该对数据用写入位线标示为WBLDP及WBLDN，且该对屏蔽用写入位 线标示为WBLCP及WBLCN。如此，该比较及读取单元130连接该读取字线RWL以接收读取字 信号，该比较及读取单元130连接该搜寻位线SBLP及SBLN以接收搜寻位信号，该比较及读 取单元130并耦接该数据存储单元110及该屏蔽存储单元120以接收数据位NOD及屏蔽 位N0C，该数据存储单元110及该屏蔽存储单元120连接该写入字线WffL以接收写入字信 号。
[0029] 因此，该内容可寻址存储器500可在该写入字信号的控制下，将该数据写入位信 号经由该对数据用写入位线WBLDP及WBLDN而写入该数据存储单元110,并将该屏蔽写入位 信号经由该对屏蔽用写入位线WBLDP及WBLDN而写入该屏蔽存储单元120。该比较及读取 单元130会对该搜寻位信号、该数据位N0D、及该屏蔽位NOC进行比较，以决定三者之间是否 匹配而输出一匹配信号M，倘若结果为匹配，则该匹配信号M为高逻辑准位的输出，否则输 出低逻辑准位的匹配信号M。此外，该内容可寻址存储器500可在该读取字信号的控制下， 经由该数据用读取位线RBLD与该屏蔽用读取位线RBLC而分别读取该数据存储单元110储 存的数据位与该屏蔽存储单元120储存的屏蔽位。
[0030] 附图6为本发明第六实施例的内容可寻址存储器600之方块示意图。该内容可寻 址存储器600包含：一数据存储单元110、一屏蔽存储单元120、及一比较及读取单元130。 在如附图6所示的实施例中，该至少一读取字线系包含一条数据用读取字线RWLD及一条屏 蔽用读取字线RWLC，该至少一功能位线系包含一条读取位线RBL及一对搜寻位线SBLP及 SBLN，该写入字线标示为WWL，该对数据用写入位线标示为WBLDP及WBLDN，且该对屏蔽用写 入位线标示为WBLCP及WBLCN。如此，该比较及读取单元130连接该数据用读取字线RWLD 及该屏蔽用读取字线RWLC以分别接收数据读取字信号及屏蔽读取字信号，该比较及读取 单元130连接该搜寻位线SBLP及SBLN以接收搜寻位信号，该比较及读取单元130并耦接 该数据存储单元110及该屏蔽存储单元120以接收数据位NOD及屏蔽位N0C，该数据存储单 元110及该屏蔽存储单元120连接该写入字线WffL以接收写入字信号。
[0031] 因此，该内容可寻址存储器600可在该写入字信号的控制下，将该数据写入位信 号经由该对数据用写入位线WBLDP及WBLDN而写入该数据存储单元110,并将该屏蔽写入位 信号经由该对屏蔽用写入位线WBLCP及WBLCN而写入该屏蔽存储单元120。该比较及读取 单元130会对该搜寻位信号、该数据位N0D、及该屏蔽位NOC进行比较，以决定三者之间是 否匹配而输出一匹配信号M，倘若结果为匹配，则该匹配信号M为高逻辑准位的输出，否则 输出低逻辑准位的匹配信号M。此外，该内容可寻址存储器600可在该读取字信号的控制 下，经由该读取位线RBL而读取该数据存储单元110储存的数据位与该屏蔽存储单元120 储存的屏蔽位。
[0032] 在本发明的各实施例中，该数据存储单元110及该屏蔽存储单元120可分别以一 静态随机存取存储器（Static random access memory，简称SRAM)存储元件来实现，例如， 六个晶体管所组成的6T-SRAM存储单元（memory cell),如附图7所示。其中，SRAM存储单 元属于习知技术，在此不再赘述。为了在电路上实现本发明的三重内容可寻址存储器，附图 7系以第三实施例的内容可寻址存储器300或第六实施例的内容可寻址存储器600为例，以 金氧半晶体管（MOS transistor)设计的内存电路示意图，并详细说明如下。
[0033] 如附图7所示，该比较及读取单元130包含一第一晶体管堆栈及一第二晶体管堆 栈；其中，该第一晶体管堆栈为二个P型晶体管MPO及MP2与二个N型晶体管MM及MNO依 序串接所形成的堆栈，而该第二晶体管堆栈为二个P型晶体管MPl及MP3与二个N型晶体 管丽5及丽3依序串接所形成的堆栈。在该第一晶体管堆栈中，该晶体管MPO的源极连接 直流电压源VDD、其栅极连接该数据存储单元110以接收数据位N0D、且其漏极连接该晶体 管MP2的源极；该晶体管MP2的栅极连接该搜寻位线SBLP以接收搜寻位信号、且其漏极连 接该晶体管MM的漏极；该晶体管MM的栅极亦连接该搜寻位线SBLP以接收搜寻位信号、 且其源极连接该晶体管MNO的漏极；该晶体管MNO的栅极连接该屏蔽存储单元120以接收 屏蔽位N0C、且其源极连接一接地端。在该第二晶体管堆栈中，该晶体管MPl的源极连接直 流电压源VDD、其栅极连接该屏蔽存储单元120以接收屏蔽位N0C、且其漏极连接该晶体管 MP3的源极；该晶体管MP3的栅极连接该搜寻位线SBLN以接收搜寻位信号、且其漏极连接 该晶体管丽5的漏极；该晶体管丽5的栅极亦连接该搜寻位线SBLN以接收搜寻位信号、且 其源极连接该晶体管MN3的漏极；该晶体管MN3的栅极连接该数据存储单元110以接收数 据位N0D、且其源极连接一接地端。此外，该等晶体管MP2及MM的漏极连接点与该等晶体 管MP3及丽5的漏极连接点又连接起来，用以输出匹配信号M。
[0034] 藉由上述说明，晶体管MP0、MP1、MP2、MP3、MN0、MN3、MN4及MN5的组合形成一比较 电路132,而对搜寻位信号、数据位N0D、及屏蔽位NOC进行比较，以决定三者之间是否匹配。 上述比较电路的功能为：对该数据存储单元110及该屏蔽存储单元120的「储存内容」（也 就是数据位NOD及屏蔽位N0C)与来自搜寻位线SBLP及SBLN的「输入内容」（也就是搜寻 位信号）进行比对。上述的「储存内容」包含1、〇、不理会（don' t care)三种信息，由数 据位NOD及屏蔽位NOC所组成；而上述比较电路则以异或（Exclusive-OR，简称X0R)逻辑 闸来比较「输入内容」和「储存内容」，倘若两者相同或是「储存内容」为「不理会」，则上述 比较电路输出高逻辑准位的匹配信号M或匹配信号M为逻辑「1」，否则输出低逻辑准位