数据对象在与所述第二偶数据对象向第一单端口存储器设备进行写入不同的时间向所述第一单端口存储器设备进行写入，并且延迟所述第二写入操作，使得所述第一奇数据对象在与所述第二奇数据对象不同的时间向第二单端口存储器设备进行写入；以及 向相应的第一单端口存储器设备和第二单端口存储器设备写入所述第一偶数据对象和所述第一奇数据对象并且向所述相应的第一单端口存储器设备和第二单端口存储器设备写入所述第二偶数据对象和所述第二奇数据对象。
2.根据权利要求1所述的方法，其中所述第一数据发送器和所述第二数据发送器被配置为将所述第一写入操作和第二写入操作对准，使得它们在基本上相同的时间被所述模块接收。
3.根据权利要求1所述的方法，其中所述第一数据发送器和所述第二数据发送器是高速缓存存储器。
4.根据权利要求1所述的方法，其中所述第一奇数据对象在与所述第二偶数据对象被写入到所述第二单端口存储器设备基本上相同的时间被写入到所述第一单端口存储器设备。
5.根据权利要求1所述的方法，其中所述第一单端口存储器设备和所述第二单端口存储器设备包括上半部单端口存储器设备和下半部单端口存储器设备用于在所述上半部中存储数据对象的最高阶位地址并且在所述下半部中存储所述数据对象的最低阶位地址。
6.根据权利要求1所述的方法，其中所述单端口存储器设备是单端口静态随机存取存储器(SRAM)。
7.根据权利要求1所述的方法，还包括: 从第一读取请求器接收对于所述第一偶数据对象的读取请求； 从所述第一单端口存储器设备的上半部读取所述第一偶数据对象的上半部； 在与读取所述第一偶数据对象的所述上半部基本上相同的时间从第一单端口存储器设备的下半部读取所述第一偶数据对象的下半部；以及 组合所述第一偶数据对象的所述上半部和所述下半部以获得第一数据对象，所述第一数据对象被向所述读取请求器发送。
8.根据权利要求1所述的方法，还包括: 从第一读取请求器接收对于所述第一偶数据对象和所述第一奇数据对象的第一读取请求； 在与接收所述第一读取请求基本上相同的时间从第二读取请求器接收对于所述第二偶数据对象和所述第二奇数据对象的第二读取请求； 从所述第一单端口存储器设备读取所述第一偶数据对象； 在从所述第一单端口存储器设备读取所述第一偶数据对象基本上相同的时间从所述第二单端口存储器设备读取所述第二奇数据对象； 从所述第一单端口存储器设备读取所述第二偶数据对象；以及在与从所述第一单端口存储器设备读取所述第二偶数据对象基本上相同的时间从所述第二单端口存储器设备读取所述第一奇数据对象。
9.一种半导体芯片，包括: 丰吴块，包括: 第一单端口存储器设备，被配置为存储第一偶数据对象和第二偶数据对象， 第二单端口存储器设备，被配置为存储第一奇数据对象和第二奇数据对象，并且 所述模块被配置为: 从第一数据发送器接收具有第一偶数据对象和第一奇数据对象的第一写入操作，在与所述第一写入操作基本上相同的时间从第二数据发送器接收具有第二偶数据对象和第二奇数据对象的第二写入操作； 延迟所述第二写入操作，使得所述第一偶数据对象在与所述第二偶数据对象向第一单端口存储器设备进行写入不同的时间向所述第一单端口存储器设备进行写入，并且延迟所述第二写入操作，使得所述第一奇数据对象在与所述第二奇数据对象不同的时间向第二单端口存储器设备进行写入；以及 向相应的第一单端口存储器设备和第二单端口存储器设备写入所述第一偶数据对象和所述第一奇数据对象并且向所述相应的第一单端口存储器设备和第二单端口存储器设备写入所述第二偶数据对象和所述第二奇数据对象。
10.根据权利要求9所述的半导体芯片，其中所述第一数据发送器和所述第二数据发送器被配置为将所述第一写入操作和所述第二写入操作对准，使得它们在基本上相同的时间被所述模块接收。
11.根据权利要求9所述的半导体芯片，其中所述第一数据发送器和所述第二数据发送器是高速缓存存储器。
12.根据权利要求9所述的半导体芯片，其中所述模块还包括:读取控制器，被配置为: 从第一读取请求器接收对于所述第一偶数据对象的读取请求； 从所述第一单端口存储器设备的上半部读取所述第一偶数据对象的上半部； 在与读取所述第一偶数据对象的所述上半部基本上相同的时间从所述第一单端口存储器设备的下半部读取所述第一偶数据对象的下半部；以及 组合所述第一偶数据对象的所述上半部和所述下半部以获得第一数据对象，所述第一数据对象被向所述读取请求器发送。
13.根据权利要求9所述的半导体芯片，其中所述模块还包括:读取控制器，被配置为: 从第一读取请求器接收对于所述第一偶数据对象和所述第一奇数据对象的第一读取请求； 在与接收所述第一读取请求基本上相同的时间从第二读取请求器接收对于所述第二偶数据对象和第二奇数据对象的第二读取请求； 从所述第一单端口存储器设备读取所述第一偶数据对象； 在从所述第一单端口存储器设备读取所述第一偶数据对象基本上相同的时间从所述第二单端口存储器设备读取所述第二奇数据对象； 从所述第一单端口存储器设备读取所述第二偶数据对象；以及 在与从所述第一单端口存储器设备读取所述第二偶数据对象基本上相同的时间从所述第二单端口存储器设备读取所述第一奇数据对象。
14.根据权利要求9所述的半导体芯片，其中所述第一奇数据对象在与所述第二偶数据对象被写入到所述第二单端口存储器设备基本上相同的时间被写入到所述第一单端口存储器设备。
15.根据权利要求9所述的半导体芯片，其中所述第一单端口存储器设备和所述第二单端口存储器设备包括上半部单端口存储器设备和下半部单端口存储器设备用于在所述上半部中存储数据对象的最高阶位地址并且在所述下半部中存储所述数据对象的最低阶位地址。
16.根据权利要求9所述的半导体芯片，其中所述单端口存储器设备是单端口静态随机存取存储器(SRAM)。
17.—种避免来自两个或者更多独立读取操作请求的从单端口存储器设备的读取冲突的方法，包括: 从第一读取请求器接收对于第一偶数据对象和第一奇数据对象的第一读取请求，所述第一偶数据对象被存储于第一单端口存储器设备中，并且所述第一奇数据对象被存储于第二单端口存储器设备中； 在与接收所述第一读取请求基本上相同的时间从第二读取请求器接收对于第二偶数据对象和第二奇数据对象的第二读取请求，所述第二偶数据对象被存储于第一单端口存储器设备中，并且所述第二奇数据对象被存储于第二单端口存储器设备中； 从所述第一单端口存储器设备读取所述第一偶数据对象； 在与从所述第一单端口存储器设备读取所述第一偶数据对象基本上相同的时间从所述第二单端口存储器设备读取所述第二奇数据对象； 从所述第一单端口存储器设备读取所述第二偶数据对象；以及 在与从所述第一单端口存储器设备读取所述第二偶数据对象基本上相同的时间从所述第二单端口存储器设备读取所述第一奇数据对象。
18.根据权利要求17所述的方法，还包括: 在基本上相同的时间向所述第一读取请求器发送所述第一偶数据对象并且向所述第二读取请求器发送所述第二奇数据对象。
19.根据权利要求17所述的方法，还包括: 通过以下操作来向单端口存储器设备写入两个或者更多独立写入操作而无写入冲突: 通过模块从第一数据发送器接收具有所述第一偶数据对象和所述第一奇数据对象的第一写入操作； 通过所述模块在与所述第一写入操作基本上相同的时间从第二数据发送器接收具有所述第二偶数据对象和所述第二奇数据对象的第二写入操作； 延迟所述第二写入操作，使得所述第一偶数据对象在与所述第二偶数据对象向第一单端口存储器设备进行写入不同的时间向所述第一单端口存储器设备进行写入，并且延迟所述第二写入操作，使得所述第一奇数据对象在与所述第二奇数据对象不同的时间向第二单端口存储器设备进行写入；以及 向相应的第一单端口存储器设备和第二单端口存储器设备写入所述第一偶数据对象和所述第一奇数据对象并且向所述相应的第一单端口存储器设备和第二单端口存储器设备写入所述第二偶数据对象和第二奇数据对象。
20.根据权利要求17所述的方法，其中所述单端口存储器设备是单端口静态随机存取存储器(SRAM)。
【专利摘要】描述了一种避免来自两个或者更多独立写入操作在单端口存储器设备中的写入冲突的方法和芯片。从第一数据发送器接收具有第一偶数据对象和第一奇数据对象的第一写入操作。在与第一写入操作基本上相同的时间从第二数据发送器接收具有第二偶数据对象和第二奇数据对象的第二写入操作。延迟第二写入操作，使得第一偶数据对象在与第二偶数据对象向第一单端口存储器设备进行写入不同的时间向第一单端口存储器设备进行写入。延迟第二写入操作，使得第一奇数据对象在与第二奇数据对象不同的时间向第二单端口存储器。
【IPC分类】G11C11-412
【公开号】CN104681081
【申请号】CN201410659612
【发明人】N·哈格斯皮尔, S·容汉斯, M·克莱因, J·瓦尔特
【申请人】国际商业机器公司
【公开日】2015年6月3日
【申请日】2014年11月18日
【公告号】US8995210