均与集成电路工艺所指完全相同。
[0031]下面按照MOS管的类别和编号详细介绍本发明所述放大器电路的拓扑结构:
[0032]第一 PMOS管100的源极和衬底接电源电压vdd，栅极接第二输出信号DB，漏极接第一输出信号DA，在本发明的一个实施例中，电源电压为3.3V，在其他实施例中，本领域技术人员可以根据实际应用环境和电路参数来对电源电压的参数进行调节。
[0033]第二 PMOS管101的源极和衬底接电源电压vdd，栅极接第一输出信号DA，漏极接第二输出信号DB。
[0034]第一 NMOS管102的源极接第五NMOS管106的漏极，漏极接第一输出信号DA，栅极接第二输出信号DB。
[0035]第二 NMOS管103的源极接第五NMOS管106的漏极，漏极接第一输出信号DA，栅极接第一输入信号BLB。
[0036]第三NMOS管104的源极接第五NMOS管106的漏极，漏极接第二输出信号DB，栅极接第二输入信号BL。
[0037]第四NMOS管105的源极接第五NMOS管106的漏极，漏极接第二输出信号DB，栅极接第一输出信号DA。
[0038]第五NMOS管106的源极接地，栅极接控制信号SEN ；
[0039]第一 NMOS管102、第二 NMOS管103、第三NMOS管104、第四NMOS管105和第五NMOS管106的衬底均接地。
[0040]下面结合灵敏放大器工作波形图4来对灵敏放大器的工作状态进行说明:
[0041]图2中从上至下分别为BL，BLB，SEN, DA，DB各点的电平状态图。从图中可以看出，在128ns时，电路处于初始状态，此时BL和BLB均为高电平，即电源电压3.3V，控制信号SEN为低电平，输出信号DA和DB均为高电平，由PMOS管和NMOS管特性可知，此时第一 PMOS管100，第二 PMOS管101截止，第一 NMOS管102，第二 NMOS管103，第三NMOS管104和第四NMOS管105导通，第五NMOS管106截止。而后在300ns时，字线控制信号打开，使得字线电平BL和BLB发生变化，截止130.75ns时SENSE变为高电平，此时BL为3.3V，BLB为3.14V，使第二 NMOS管103的等效电阻大于第三NMOS管104的等效电阻。因此，DA的下降速度小于DB的下降速度，进一步使得第一 NMOS管102的等效电阻大于第二 PMOS管101的等效电阻，进一步加快了 DB的下降速度，减缓了 DA的下降速度，这样就由上述MOS管共同构成了一个正反馈结构。当时序到131ns时，BL为3.3V，BLB为2.9V，此时DA变为低电平0.5V，DB变为高电平2.9V，实现了灵敏放大的目的。
[0042]与现有技术相比，本发明具有以下优点:通过增加两个NMOS管，进一步增加了正反馈能力，有利于提高电荷泄放速度，从而加快了灵敏放大器的读出速度。
[0043]虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
[0044]此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
【主权项】
1.一种改进型的交叉耦合型灵敏放大器电路，该电路包括以下结构: 两个PMOS管，分别为第一 PMOS管(100)和第二 PMOS管(101)； 五个NMOS管，分别为第一 NMOS管(102)、第二 NMOS管(103)、第三NMOS管(104)、第四NMOS 管(105)和第五 NMOS 管(106)； 其中，第一 PMOS管(100)的源极和衬底接电源电压vdd，栅极接第二输出信号DB，漏极接第一输出信号DA ； 第二 PMOS管(101)的源极和衬底接电源电压vdd，栅极接第一输出信号DA，漏极接第二输出信号DB ； 第一 NMOS管(102)的源极接第五NMOS管(106)的漏极，漏极接第一输出信号DA，栅极接第二输出信号DB ； 第二 NMOS管(103)的源极接第五NMOS管(106)的漏极，漏极接第一输出信号DA，栅极接第一输入信号BLB ； 第三NMOS管(104)的源极接第五NMOS管(106)的漏极，漏极接第二输出信号DB，栅极接第二输入信号BL ； 第四NMOS管(105)的源极接第五NMOS管(106)的漏极，漏极接第二输出信号DB，栅极接第一输出信号DA ； 第五NMOS管(106)的源极接地，栅极接控制信号SEN ； 第一 NMOS 管(102)、第二 NMOS 管(103)、第三 NMOS 管(104)、第四 NMOS 管(105)和第五NMOS管(106)的衬底均接地。
2.根据权利要求1所述的放大器电路，所述第一PMOS管(100)和第二 PMOS管(101)的栅宽和栅长相同。
3.根据权利要求1所述的放大器电路，所述第一NMOS管(102)和第四NMOS管(105)的栅宽和栅长相同。
4.根据权利要求1所述的放大器电路，所述第二NMOS管(103)和第三NMOS管(104)的栅宽和栅长相同。
【专利摘要】本发明提供了一种改进型的交叉耦合型灵敏放大器电路，该电路包括以下结构：两个PMOS管100,101，五个NMOS管102,103,104,105和106。其中100和101的源端和衬底接电源，100栅端接输出信号DB，漏端接输出信号DA，101栅端接DA，漏端接DB。102和103的漏端接DA，102栅端接DB，103栅端接输入信号BLB，104和105漏端接DB，104栅端接BL，105栅端接DA，102,103,104,105源端接106漏端，106栅端接控制信号SEN，106源端接地，102,103,105,105,106衬底均接地。本发明通过增加两个NMOS管，进一步增加了正反馈能力，有利于提高电荷泄放速度，从而加快了灵敏放大器的读出速度。
【IPC分类】G11C7-06
【公开号】CN104795090
【申请号】CN201510202580
【发明人】宿晓慧, 罗家俊, 韩郑生, 刘海南, 郝乐, 李欣欣
【申请人】中国科学院微电子研究所
【公开日】2015年7月22日
【申请日】2015年4月24日