压电平。在一个实施例中，控制逻辑在取消选择全局字线选择220之后将位线210倾斜到BL_Initial。在一个实施例中，控制逻辑可在周期232期间生成位线210的零个或多个附加电压斜升，并取消选择全局字线驱动器的其它部分。BL_Global_End表示在周期232结束时位线210上的电压电平，并且可以是在周期234期间用于斜升电压的起始点。将理解，位线210上的每个电压电平可被视为多阶读取的一个阶。每个电压电平可触发存储器单元。从而，存储器单元将在满足其特定Vt所必需的最低位线电压触发，其可减少当触发存储器单元以便读取时形成的电流量。
[0043]还将理解，分别使来自全局字线路径节点和局部字线路径的字线浮动，控制逻辑可动态改变在存储器单元看到的有效电容。系统可有选择地隔离沿全局字线路径和局部字线路径的存储器单元来改变由存储器单元看到的电容。当位线电压增大时，通过在读取期间降低在存储器单元看到的电容，通过存储器单元的电流应该基本上相同，不管用于存储器单元的特定vt如何。
[0044]在一个实施例中，用于全局字线选择220和/或用于局部字线选择230的信号(以及对应于部分字线驱动器的任何其它信号)可故意倾斜，而不是快速关断。作为示例，考虑局部字线选择230中的斜坡236。斜坡236可以是任何形状，并且为了简洁显示为线性倾斜。此外，斜坡236的斜率不一定按比例，并且可比图200中的表示更大或更小。通过在位线电压被倾斜的同时逐渐关掉驱动器或部分驱动器，将理解，可发生更类似的存储器单元激活。例如，如果系统突然关断局部字线选择230，正当它开始倾斜位线210时，不同Vt的存储器单元将在沿位线倾斜的略微不同的地方触发，但将各看到实质上相同的字线电容(并且从而电流尖脉冲将不同)。这样的效果，虽然比用传统读取更小，但当位线斜升时，可通过斜降选择线进一步平滑。从而，在存储器单元看到的有效电容将随着位线210斜升而逐渐减小，这可导致更均匀的电流尖脉冲，不管用于存储器单元的特定Vt如何。
[0045]图3是执行两阶读取操作的系统中的电压波形的实施例的图示。图300表示与两阶读取操作关联的各种信号，并且可以是图2的图200的实施例的一个示例。系统100可以是执行可具有与在图300中描绘的信号类似的信号的两阶读取的系统的一个示例。
[0046]系统可执行多阶读取(例如，在图200或图300中所描绘的)，以便与传统读取相比在读取期间对于相同读出裕度实现更低最坏情况单元温度。备选地，系统可执行多阶读取(例如，在图200或图300中所描绘的)，以便与传统读取相比在读取期间对于相同最坏情况单元温度实现更高读出裕度。备选地，系统可执行多阶读取以调整读出裕度和最坏情况单元温度。
[0047]—般而言，多阶读取随着位线电压的增大而动态调整字线电容。从而，具有较低Vt的存储器单元将用较低位线电压和较高字线电容触发。触发存储器单元指的是阈值处理或通过存储器单元的阈值电压，其使存储器在关掉回之前瞬间开启传导相对高的电流量。具有较高Vt的存储器单元将用较高位线电压和较低字线电容触发。从而，多阶读取可根据正读取的存储器单元的Vt动态调整字线电容。在与图300中一样的一个实施例，系统在两阶中的读取操作(即读取)期间在存储器单元上施加电压。在第一阶，字线电容保持高，并且系统施加初始位线电压。低Vt存储器单元在这个第一阶期间触发。在第二阶期间，系统减小字线电容。高Vt存储器单元在第二阶期间触发。如上所述，读取期间的读出裕度和单元温度是存储器单元的Vt和字线电容的函数；多阶读取减小或最小化不同Vt上的读出裕度变化和/或单元温度变化。减小具有不同Vt的存储器单元上的变化可导致较低最坏情况单元温度和/或较高最坏情况读出裕度。在一个实施例中，在图300中表示的操作可通过在使全局字线之前执行位线电压倾斜并且然后再次倾斜位线(如图300中所示)被修改成三阶读取。
[0048]图300中示出的特定信号是位线310、全局字线选择(GWLS) 320、局部字线选择(LWLS) 330、字线 340、单元电流 350 和 HNREG 350。位线 310、GWLS 320 和 LWLS 330 类似于在图200中表示的对应信号，并且图200的讨论应用于图300的这些对应信号。位线310包含两个单独位线电压阶BL_Initial和BL_Vdm。在一个实施例中，系统控制逻辑接合GWLS320和LWLS 330，并且然后分离GWLS 320。在一个实施例中，控制逻辑在周期332期间(其可被称为“浮动全局”周期)在分离GWLS 320之后将位线310倾斜到BL_Initial。如上面相对于图200所讨论的，GWLS 320和/或LWLS 330上的分离信号可被斜降(倾斜)，以逐渐将字线与具体驱动器隔离。
[0049]在一个实施例中，控制逻辑然后分离LWLS 330以启动周期334，其可被称为“浮动局部”周期。在周期334期间，控制逻辑可将位线310倾斜到BL_Vdm。BL_Vdm是由系统设计员选择的期望触发具有最坏情况Vt的存储器单元的值。BL_Initial是由系统设计员选择的期望触发具有小于最坏情况Vt的某一百分比的存储器单元的值。将理解，Vt不倾向于是离散的，但可在两个单独群(周期332中的一个群和周期334中的另一群)中触发的值的范围是离散的。
[0050]字线340图示了字线上的电压信号。单元电流350表示通过存储器单元看到的电流。将看到，字线最初被充电，并且当选择字线驱动器时，字线上的电压下跌。字线340图示了两个可能的附加曲线。图300中从左至右的第一曲线是点划线，其对应于位线310中的点划线，表示事件312，其是较低Vt存储器单元的触发。在位线310，电压可在恢复之前瞬间从值BL_Initial下降。如果存储器单元在周期332期间触发，则下降表示位线电压曲线。如果存储器单元触发，则在字线340上将存在电压上的对应增大，因为在事件312期间电荷转移。单元电流350表示通过存储器单元的电流尖脉冲，因为单元经由位线电压310用事件312触发，并且它对应于位线310上的电压的下降。字线340通过触发存储器单元充电，并且字线将保存其电荷以便随后读出。
[0051]字线340上从左至右的第二曲线是表示用较高Vt对来自存储器单元的字线340充电的虚线，表示事件314，其是较高Vt存储器单元的触发。从而，字线340中的虚线对应于位线310中的虚线，其中存储器单元在周期334期间在较高电压阶BL_Vdm触发。单元电流350图示了对应于事件314的电流尖脉冲，其中电流通过较高Vt存储器单元瞬间传导。将观察到，事件314的电流尖脉冲在大小上可比得上事件312的电流尖脉冲。为了比较，图300包含电流尖脉冲314’，其表示较高Vt存储器单元的电流尖脉冲，与用传统单个位线电压斜升将发生的一样。将观察到，虽然曲线不一定按比例，但电流尖脉冲314’比事件312或事件314的电流尖脉冲大。通过减小多阶读取中的字线电容，电流尖脉冲被控制。字线340图示了对应虚线，其图示在事件314中用触发较高Vt存储器单元对字线充电。虽然图示了两个单独事件312和314，但将理解，存储器单元可在位线310倾斜中的任何地方触发，并且从而实际实现将不限于在所图示的两个事件阈值处理。
[0052]HNREG 360表示读出电路或读出放大器的输入。在施加电压用于多阶读取之后，控制逻辑接合GWLS 320和LWLS 330以用字线340上的电压给读出电路输入充电。如果存储器单元用事件312或事件314触发，则字线340给HNREG 360充电。控制逻辑然后可读出字线340上的电压以确定存储器单元的状态(1或0)。
[0053]图4是提供多阶读取操作的字线和位线驱动器的实施例的电路图示。电路400图示了执行多阶读取操作的控制逻辑的元件。电路400可表示按照图1的系统100的电路元件的一个实施例。阵列410表示包含在位线422和字线424交点处的存储器单元420的存储器阵列的元件。在一个实施例中，阵列410包含相变存储器元件或其它字节可寻址存储器技术。SA (读出放大器)430表示读取存储器单元的电压电平并确定选择用于读取的存储器单元的状态的读出电路。为了以下讨论，假定存储器单元420被选择用于读取。从而，位线422是选择的位线，并且字线424是选择的字线。其它字线可被取消选择，同时读取单元420。
[0054]在一个实施例中，首先开始位线控制逻辑电路，Vpp是位线电压，并且Vdm驱动电路元件提供在单元420处在位线422上想要的电压。在一个实施例中，信号Vdm提供位线422上的多个不同电压电平，诸如通过倾斜Vpp。GBLSELB是全局位线选择信号，并且LBLSELB是局部位线选择信号。局部位线(LBL)在阵列410内由单元420图示，并且是连接到位线的局部位线路径。其它位线具有类似电路架构。
[0055]在一个实施例中，字线控制逻辑电路，电路400，包含用于字线424的局部字线驱动器和全局字线驱动器。其它字线将具有类似架构。在一个实施例中，局部字线驱动器由选择信号LWLSEL(局部字线选择)和取消选择信号LWLDESEL(局部字线取消选择)控制。局部字线被标记为LWL，并且在阵列410内图示，并且对应于上面描述的局部字线路径。LWLDESEL保持局部字线路径在未选择时接地。全局字线标被记为GWL，并且在局部字线驱动器的另一侧上图示，并且可包含保存电容器。GWL对应于上面描述的全局字线路径，并且施加到多个字线(将存在用于全局字线的多个局部字线)。将理解，LWL和GWL可被视为电路400中的单独节点。全局字线驱动器可由选择信号GWLSEL(全局字线选择)控制。GWLDESEL保持全局字线路径在未选择时接地。从而，在一个实施例中，字线具有两级解码，如GWL选择信号和LWL选择信号所示。从而，电路400可包含用于多级读取的解码电路和/或控制逻辑。将理解，虽然局部字线路径和全局字线路径被示为由两个晶体管架构启用和禁用，但电路400可被修改成具有用于任一路径或两个路径的单个晶体管启用/禁用。在一个实施例中，电路400的架构支持两阶读取或三阶读取。为了给多阶读取提供多于三个阶，附加电路元件(例如，附加电容器和附加的可单独选择的晶体管)将需要包含在全局字线驱动器电路中。在一个实施例中，解码电路与用于多阶读取的控制逻辑相同。WLVDM表示想要施加到字线424的字线电压，诸如为多阶读取做准备，字线所充电到的电压。
[0056]在一个实施例中，电压电平WLVDM由类似于对于位线电压源示出的电路架构产生。N0UMRD表示向字线传递电压WLVDM的选择信号。HNREG也可被视为电路400中的节点，并将字线424连接到读出电路。读出电路可以是或者包含读出放大器430。SA 430包含一个或多个启用信号(一般标记为“EN”用于启用)。SMINHBITFLT表示空闲选择信号，其可允许系统从已知状态开始。HNBQ允许重新设置读出放大器输入线。
[0057]电路400可启用如上所述的多阶操作。在一个实施例中，电路400 —般操作成如下所述在字线424、位线422的交点处的单元420上执行多阶读取。通过向另一字线的局部取消选择晶体管施加-2V并向字线的选择晶体管施加信号VNN，来取消选择所示出的另一字线。系统启用局部和全局选择(GWLSEL和LWLSEL被设置成启用它们的相应驱动器电路元件)。系统然后可生成选择信号以启用与N0UMRD关联的电路元件对字线424充电到WLVDM。系统然后可取消选择N0UMRD并取消选择GWLSEL，以使在GWL节点处的字线424浮动，或者在节点GWL节点将字线424与驱动器隔离。系统可启用VDM以及GBLSELB和LBLSELB,并在全局字线浮动时开始倾斜