选通信号间隔检测电路及包括其的存储系统的制作方法
【专利说明】选通信号间隔检测电路及包括其的存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2014年10月7日在韩国知识产权局提交的第10_2014_0134972号韩国申请的优先权，该韩国申请通过引用整体合并于此。
技术领域
[0003]各种实施例总体上涉及一种半导体电路，更具体地，涉及一种选通信号间隔检测电路及包括其的存储系统。
【背景技术】
[0004]在包括半导体存储器的半导体电路的写入操作期间，半导体电路可以从存储控制器接收数据DQ。可以根据从存储控制器提供的选通信号DQS来提供从存储控制器接收的数据DQ。然后，可以将接收的数据DQ储存在存储器之内。
[0005]选通信号DQS经由用于定时裕度(timing margin)的延迟电路提供给用于锁存数据DQ的锁存器所经由的路径的延迟时间可以被称作选通间隔tDQS2DQ。
[0006]选通间隔tDQS2DQ可以根据PVT (功率、电压、温度)的变化而改变。
[0007]如果选通间隔tDQS2DQ显著改变，那么在数据写入操作期间可能出现错误。
【发明内容】
[0008]在实施例中，选通信号间隔检测电路可以包括振荡器，振荡器被配置为以经由延迟电路的延迟时间而确定的预设周期来产生周期信号，延迟电路的延迟时间通过模拟被传送到数据锁存器的选通信号所经过的路径来配置。选通信号间隔检测电路可以包括计数器，计数器被配置为对周期信号计数并产生选通间隔信息。
[0009]在实施例中，存储系统可以包括半导体存储器，半导体存储器被配置为根据选通信号来储存数据，并通过对周期信号计数预设时间来产生选通间隔信息，周期信号以通过延迟电路的延迟时间而设置的周期来产生。延迟电路的延迟时间通过模拟被传送到数据锁存器的选通信号所经过的路径来配置。存储系统可以包括存储控制器，存储控制器被配置为将数据和选通信号提供给半导体存储器，并被配置为响应于选通间隔信息来调节数据或选通信号的输出定时(timing)。
【附图说明】
[0010]图1是图示根据实施例的半导体存储器的与数据锁存器相关的配置的代表的电路图。
[0011]图2是根据实施例的选通信号间隔检测电路的代表的框图。
[0012]图3是图示图2中图示的控制单元的配置的代表的电路图。
[0013]图4是图示图2中图示的驱动器的配置的代表的电路图。
[0014]图5是图示图2中图示的溢流确定单元的配置的代表的电路图。
[0015]图6和图7是根据实施例的选通信号间隔检测电路的代表的操作时序图。
[0016]图8是根据实施例的存储系统的代表的框图。
【具体实施方式】
[0017]在下文中，将在下面通过实施例的各种示例来参照附图描述根据本公开的选通信号间隔检测电路及包括其的存储系统。
[0018]各种实施例可以涉及一种选通信号间隔检测电路以及包括其的存储系统，该选通信号间隔检测电路能够检测选通间隔的变化并处理变化的选通间隔。
[0019]在半导体存储器的写入操作期间，半导体存储器可以根据从存储控制器提供的选通信号DQS来从存储控制器接收数据DQ，并储存接收的数据。
[0020]存储控制器可以包括CPU(中央处理单元)或GPU(图形处理单元)。
[0021]如图1中所图示的，半导体存储器可以接收选通信号DQS。选通信号DQS可以通过缓冲器1来接收。
[0022]选通信号DQS可以经由延迟单元2来延迟。选通信号DQS可以由延迟单元2延迟，以匹配用于锁存数据DQ的定时裕度(timing margin)。在选通信号DQS经由延迟单元2延迟之后，然后选通信号DQS可以被提供给数据锁存器3。
[0023]数据锁存器3可以根据延迟的选通信号DQS来锁存数据DQ，并产生输入数据DIN。
[0024]可以将路径限定为用来经由延迟单元2将选通信号DQS提供给数据锁存器3的路径。选通信号DQS经由延迟单元2提供给数据锁存器3经由的路径的延迟时间可以被称作选通间隔tDQS2DQ。选通信号DQS经由延迟单元2提供给数据锁存器3所经过的路径的延迟时间可以被称作选通间隔tDQS2DQ。
[0025]数据锁存器3也可以被配置为接收参考电压VREF。缓冲器1也可以被配置为接收反相选通信号DQSB。
[0026]参见图2，根据实施例的选通信号间隔检测电路100可以包括控制单元200、振荡器300和驱动器400。选通信号间隔检测电路100可以包括计数器500和溢流确定单元600。
[0027]控制单元200可以被配置为产生用于确定振荡器300的激活时间的振荡时段信号0SC_ENo振荡时段信号0SC_EN可以由控制单元200响应于启动命令0SC_STARTP、结束命令0SC_ENDP_MPC以及内部结束命令0SC_ENDP_MR23来产生。在实施例中，振荡时段信号0SC_ΕΝ可以由控制单元200响应于启动命令0SC_STARTP和结束命令0SC_ENDP_MPC来产生。在实施例中，振荡时段信号0SC_EN可以由控制单元200响应于启动命令0SC_STARTP和内部结束命令0SC_ENDP_MR23来产生。
[0028]控制单元200可以被配置为激活振荡时段信号0SC_EN。振荡时段信号0SC_EN可以由控制单元200响应于启动命令0SC_STARTP来激活。
[0029]控制单元200可以被配置为去激活振荡时段信号0SC_EN。振荡时段信号0SC_EN可以由控制单元200响应于结束命令0SC_ENDP_MPC或内部结束命令0SC_ENDP_MR23来去激活。
[0030]可以从半导体存储器的外部(例如但不限于存储控制器)接收启动命令0SC_STARTP 和结束命令 0SC_ENDP_MPC。
[0031]内部结束命令0SC_ENDP_MR23可以基于储存在半导体存储器(例如但不限于模式寄存器组(MRS))中的信息来产生。
[0032]内部结束命令0SC_ENDP_MR23可以在启动命令0SC_STARTP被输入之后的一段时间之后被激活。该一段时间可以基于储存在MRS中的信息来设置。
[0033]控制单元200可以被配置为产生计数复位信号CNT_RST。计数复位信号CNT_RST可以由控制单元200响应于启动命令0SC_STARTP来产生。
[0034]振荡器300可以被配置为在振荡时段信号0SC_EN的激活时段期间以预设周期产生周期信号REPCLK。
[0035]振荡器300可以包括用于确定预设周期的延迟电路。
[0036]振荡器300的延迟电路可以通过模拟被传送到数据锁存器3的选通信号DQS所经过的路径来配置。
[0037]驱动器400可以被配置为产生输出信号0SC_0UT。输出信号0SC_0UT可以由驱动器400响应于周期信号REPCLK和溢流检测信号CNT_0VERB来产生。
[0038]驱动器400可以通过驱动周期信号REPCLK来产生输出信号0SC_0UT。输出信号0SC_0UT可以在溢流检测信号CNT_0VERB被去激活时，通过使用驱动器400驱动周期信号REPCLK来产生。
[0039]驱动器400可以阻挡周期信号REPCLK的输入并锁存之前的输出信号0SC_0UT。在溢流检测信号CNT_0VERB被激活时，周期信号REPCLK的输入可以被驱动器400阻挡，并且之前的输出信号0SC_0UT可以被锁存。
[0040]计数器500可以被配置为对周期信号REPCLK计数并产生选通间隔信息CNT〈0:15>o
[0041 ] 计数器500可以被配置为将选通间隔信息CNT〈0:15>复位。选通间隔信息CNT<0:15>可以由计数器500响应于计数复位信号CNT_RST而复位。
[0042]溢流确定单元600可以被配置为检测选通间隔信息CNT〈