专利名称：具有低开启电压的磷化铟肖特基装置及其制造方法
技术领域：
本发明涉及肖特基二极管，更特别地，涉及用磷化铟(InP)半导体材料制成的肖特基二极管。
背景技术：
对于GaAs和Si技术而言，肖特基二极管是人尽皆知的。一些基于Si的肖特基二极管具有相当低的开启电压，但存在着高的串联电阻和相当差的频率响应。基于Si的肖特基二极管不容易集成到基于InP的半导体器件中。
肖特基二极管经常需要低的开启电压，尤其是应用于混频器时。1997年9月9日授予H·布鲁格的专利号为5,665,999的美国专利指出，具有低开启电压的肖特基二极管在本地振荡器中能实现低的转换损耗而不需要高的抽取能力，并且不需要施加偏置电压，而偏置电压会导致汤森电流啸叫(Townsend current-hum)干扰。一个具有较低开启电压的GaAs肖特基装置的制造方法是这样的在GaAs基片上覆以等级化的InxGa(1-x)As，而In的含量x沿金属接触面方向连续增加。其与InP的兼容性并未指明，并且，这种制造过程会造成空间变化的晶格失配，所以认为该过程对于InP技术而言具有潜在的不可靠性。
关于肖特基二极管与InP半导体技术相兼容是众所周知的。例如，1997年7月29日授予E·马丁等人的专利号为5,652,435的美国专利描述了一种肖特基二极管光检测器，其中，光敏InGaAs层的正面与背面覆以InAlAs阻流层。该装置与传统的GaAs肖特基二极管相似，具有相当高的开启电压。
在《Au/InxAl1-xAs肖特基势垒高度与其构成之相关性(Compositiondependence of Au/InxAl1-xAs Schottky barrier heights)》一文中，C·L·林等人对肖特基势垒高度与覆盖于InP基片之上的InxAl1-x材料中In所占比例之间的关系做了一些研究，该文载于1986年12月8日第49期《应用物理通信(Applied Physics Letters49(23))》(23)的第1593页至1595页。林对于0.45≤x≤0.55之间的化合物进行了测试，而该范围内的化合物均产生了相当高的肖特基势垒。
使用等级化超晶格肖特基层且与InP兼容的肖特基二极管也是广为人知的。例如，1993年3月30日授予C.-S.吴等人的专利号为5,198,682的美国专利描述了一种红外光检测器，该红外光检测器使用了一种具有等级化掺杂物浓度的超晶格，从而产生一个内场，有助于光激活载流子的收集。在1989年5月第54期《应用物理通信》第1863页至1865页，李等人指出，使用等级化的InGaAs/InAlAs超晶格可以获得增强的肖特基势垒高度。1996年11月5日授予Shimizu等人的专利号为5,572,043的美国专利，描述了另外一种基于SL的肖特基二极管，该二极管使用了不同的晶格失配化合物子层，并改变了应变层的压力与张力来平衡晶格失配。这三份参考文献中所描述的肖特基二极管都具有相对较高的开启电压，约为0.6V到0.7V。
众所周知，与InP兼容的肖特基二极管具有高的开启电压。例如，1984年9月11日授予C.Chen等人的专利号为4,471,367的美国专利描述了一种MESFET栅肖特基结构，该结构包括一个薄的重掺杂的InGaAs层覆盖于一个轻掺杂的InGaAs层上，具有渐增的势垒高度。另一个例子是1990年9月4日授予W.Chan的专利号为4,954,851的美国专利，该专利描述了一种在InAlAs层上覆以含镉层的肖特基二极管。含镉层增强了二极管的势垒高度。
所以，具有较低开启电压的肖特基二极管是存在的，然而，这些二极管是否与基于InP的制造技术相兼容却是不得而知。与InP相兼容的肖特基二极管也是有的，但都是传统的，或者说都具有高的开启电压。可是，基于InP的制造工艺是可取的，并且，具有低开启电压的肖特基二极管在某些应用场合特别有用，例如高频混频器。因此，需要寻找一种能与InP制造工艺相兼容的具有低开启电压的肖特基二极管及其制造方法。
发明内容
本发明的提供了具有低开启电压且与基于InP制造工艺相兼容的肖特基二极管，这是通过使用一种与InP晶格相兼容的肖特基层实现，其与肖特基金属层相邻且提供相对较低的肖特基势垒高度，从而产生低的开启电压。
肖特基金属层最好是Ti/Pt/Au。肖特基层最好生长于轻掺杂的GaInAs层，而该轻掺杂的GaInAs层最好生长于重掺杂的GaInAs层。重掺杂的GaInAs层形成肖特基阴极接触。阴极接触生长于一个缓冲层上，例如AlInAs的2500A或非掺杂GaInAs的100A，最好直接生长于InP基片上。
根据本发明，处理肖特基层是为了获得低的开启电压。
根据本发明的第一种实施方式，肖特基层包括了应变的Al(1-x)InxAs，并且当x＝0.70时产生一个在1mA电流的0.25V的开启电压。对应的0.3Al的含量比与晶格匹配的InP要低，相应地，层的厚度最好在100左右，以限制应变张力的作用。
根据本发明的第二种、第三种和第四种实施方式，肖特基层包含了一个厚度变化的(chirped)多个周期超晶格，每个周期包括Ga.47In.53As和Al.48In.52As子层，而子层与InP晶格匹配。两种化合物的厚度比例随着周期的变化而变化，提供一个逐步的、或者是从GaInAs到AlInAs组成逐级变化的chirped超晶格。在完成向占主导地位的AlInAs转换之前，通过削减逐步等级可以准确地控制开启电压。
在本发明中，除非组成另有说明之外，GaInAs是指Ga0.47In0.53As，而AlInAs是指Al0.48In0.52As。
图1是在进行第一次蚀刻之后根据本发明的二极管层结构。
图2示出了在第二次蚀刻之后的二极管结构。
图3示出了在第三次蚀刻之后的二极管结构。
图4示出了在钝化和钝化层蚀刻之后的二极管结构。
图5示出了完成之后的二极管结构。
图6描述了一个等级化的具有9个周期的chirped超晶格。
图7描述了本发明第二种实施方式中的肖特基层结构。
图8描述了本发明第三种实施方式中的肖特基层结构。
图9描述了本发明第四种实施方式中的肖特基层结构。
图10示出了本发明三种实施方式的电流-电压曲线。
具体实施例方式
尽管根据本发明可以制造分立的肖特基二极管，但是，本发明更非常适合于集成器件的制造。这样的制造工艺，如图1所示，最好是使用分子束外延(Molecular Beam Epitaxy，MBE)在InP基片1上生长每一层，尽管其他的兼容过程，例如金属组织气相外延(MetalOrganic Vapor Phase Epitaxy，MOVPE)，也可以使用。缓冲层3直接生长于InP基片1上。缓冲层中大约有2500的非掺杂AlInAs，或者可以是约100的非掺杂GaInAs。阴极接触层5生长于缓冲层之上，最好是重掺杂，而且最好是用Si进行重掺杂，直到n＝1×1019cm-3。阴极接触层5最好生长到约3000的GaInAs，而厚度帮助减少阴极的体电阻，同时也将后者的蚀刻步骤简化到允许阴极接触21沉淀的阴极接触层5上(图2)。耗尽层7约为1000的非掺杂GaInAs，生长于阴极接触层之上，并且通过增加二极管耗尽层的宽度使得二极管电容尽可能最小。
其次生长肖特基层9。在本发明的第一种实施方式中，肖特基层是非掺杂的应变的Al1-xInXAs，最好是Al0.3In0.7As。在第一种实施方式中，肖特基层9最好生长到100厚，以降低由于晶格失配应变力引起的晶体异常。在本发明的第二、三、四种实施方式中将会进一步描述肖特基层9。
在肖特基层9之后生长出一个约50的非掺杂GaInAs帽层(未示出)，以保护肖特基层中的AlInAs，使其免受周围的氧气的影响。图1所示的装置是经过了第一次蚀刻去除了其帽，并且肖特基金属层10已用任一种标准工艺进行了沉淀。肖特基金属层10最好是约250Ti，1000Pt，和6000Au。
作为一个蚀刻步骤，最好是使用肖特基金属层10作为一个蚀刻暂停点，台面蚀刻掉肖特基层9与耗尽层7，以露出阴极接触层5，如图2所示。由于阴极接触层5的厚度，可以使用一种计时湿法刻蚀(timedwet etch)方法，或其他兼容的蚀刻过程。然后，阴极欧姆接触21沉淀在阴极接触层5上，最好是900 AuGe，100 Ni，和2000 Au。
图3示出了接下来两步的结果。阴极接触层5与耗尽层3都可以用任何兼容的工艺进行台面蚀刻，从而使基片1上的二极管结构得到绝缘。然后，用任何相兼容的金属沉淀第一层内部连接金属31，以提供装置与外电路连接的装置。
图4所示的装置已经经过了增加钝化层步骤—最好是氮化硅—与蚀刻钝化层41之后暴露肖特基金属10与第一层金属物31的步骤。
图5所示架空桥(airbridge)51是为了连接肖特基阳极金属10与第一层金属物31。由于架空桥51降低了二极管电容，故适合于高频应用。在许多应用中，阳极可以其他众所周知的金属工艺来连接。
图6示出了由61-69九个周期所组成的超晶格的层结构，而每一周期由第一子层60与第二子层70所组成。这样一个超晶格可以用逐步的或“chirped”的方式来等级化一种材料，从第一周期61的第二子层70中的主要材料到第一子层60中的主要材料。在相继周期之间，第一子层60的厚度是递增的，而第二子层70的厚度则相应地递减。为了方便起见，第一子层60从大约为一个九周期chirped等级化超晶格的第一周期61厚度的10％，线性变化到第九周期69的90％；而第二子层70则大约从第一周期61厚度的90％，降低到大约第九周期69厚度的10％。
图7示出了本发明第二种实施方式中的肖特基层9。为了方便起见，周期71-77每个约为33厚。第一子层78为AlInAs，而第二子层79是GaInAs，都与InP晶格匹配。在第一周期71中，第一子层78约为3.3厚，后续子层78随每个相继周期依次递增约3.3，所以在第七周期77中子层78约为23.1厚。第二子层79从第一周期71的29.7，每周期递减约3.3，直到第七周期77的约9.9。因此，图7示出了一个基于九周期等级转换但分为七个周期的chirped等级化超晶格。用该实施方式制造的肖特基二极管在室温下在1mA的开启电压为0.37V。图10的700为本发明的上述实施方式之电压—电流关系曲线。
图8示出了本发明第三种实施方式中肖特基层9的层结构。该实施方式也是基于一个九周期超晶格等级化安排，但是分为五层，而不是七层。第一周期81的第一子层88大约是3.3的AlInAs，在相继周期82、83、84与85之间依次递增3.3，故在第五周期85时它大约是16.5。用该实施方式制造的肖特基二极管在室温下在1mA的开启电压为0.25V。图10的800为本发明的上述实施方式之电压—电流关系曲线。
图9示出了本发明第四种实施方式中肖特基层9的层结构。该实施方式也是基于一个九周期超晶格等级化安排，但是分为三层，而不是五层或七层。第一周期91的第一子层98大约是3.3的AlInAs，在相继周期92与93之间依次递增3.3，故在第三周期93时它大约是10。第二子层99是GaInAs，并且在第一周期91大约是29.7，到第三周期93时减为23。用该实施方式制造的肖特基二极管在室温下在1mA的开启电压为0.15V。图10的900为本发明的上述实施方式之电压—电流关系曲线。
图10示出了三个实施方式中每个方式的电压—电流曲线。曲线700是图7实施方式的电压—电流曲线，曲线800是图8实施方式的电压—电流曲线(下方)，曲线900是图9实施方式的电压—电流曲线(下方)。
对于足够窄的周期而言，有效带隙跟踪了超晶格的构成。因为本发明第二、三和四种实施方式中的超晶格是chirped，肖特基势垒高度在周期与周期之间的变化是不连续的。小的chirped等级化步骤产生较小的势垒高度不连续，并且认为是有助于减少在肖特基势垒高度不连续中产生的载流子堆积。因为这样的堆积会减慢速度，所以较小的等级化步骤会提升速度。由此可见，本发明可以用一个九个周期以上才能完成的从GaInAs到AlInAs的等级化安排中途截短的(truncated)超晶格，相应地，周期与周期之间的步骤就比较小。
本发明的实施方式被描述为将一个九周期等级化安排结构截短为三、五和七个周期。根据本发明，通过截短的不同的周期数目，可以对肖特基二极管的开启电压进行精确的控制。如果基于等级化安排结构的截短需九个以上周期才能完成，那么在不同截短点之间的开启电压等级的大小将会降低，从而增强了该制造参数的精确性。
不同的、事实上是变化的周期长度属于本发明的预期范围。在相继周期之间子层的构成无需以等大小的步骤变化。周期可以有可替换材料的子层，也可以有额外添加的材料。
上述制造细节仅仅是举例而已；本发明由权利要求书所界定。
权利要求
1.一种肖特基二极管，包括阴极接触层与相邻于一个肖特基阳极金属物的半导体肖特基层，其中所述肖特基层是一个具有多个层周期的超晶格，从距阴极接触层最近的第一个层周期，到距阳极金属物最近的最后一个层周期，每一个层周期都具有一厚度，并且包括一个具有一厚度的第一子层GaInAs，以及一个具有一厚度的第二子层AlInAs，而且，每一个层周期具有的GaInAs对AlInAs的一定比例；在相邻层周期之间，第一与第二子层的厚度是变化的，从而GaInAs对AlInAs的比例在相邻周期之间是逐步变化的；并且在所述最后一个层周期中AlInAs的厚度少于所述最后一个层周期厚度的80％。
2.如权利要求1所述的肖特基二极管，其中，每个层周期由所述第一与第二子层所构成，并且所述第一与第二子层都与InP晶格匹配。
3.如权利要求1或2所述的肖特基二极管，其中，后续第一子层的厚度与后续第二子层的厚度是呈反向变化的，从而使得从第一个层周期到最后一个层周期相继周期之间的GaInAs对AlInAs的比例也作相似的变化。
4.如以上任何一项权利要求所述的肖特基二极管，其中，装置的肖特基阳极金属物通过一个架空桥与到外部电路的金属物相连。
5.如以上任何一项权利要求所述的肖特基二极管，其中，在第一个层周期的范围内，第一子层的厚度大约是第一层周期厚度的10％，而第二子层的厚度大约是第一层周期的90％，并且，在最后一个层周期的范围内，第一子层的厚度大约是最后一个层周期厚度的30％，而第二子层的厚度则是最后一个层周期厚度的70％。
6.如权利要求1至4任一项所述的肖特基二极管，其中，在第一个层周期的范围内，第一子层的厚度大约是第一层周期厚度的10％，而第二子层的厚度大约是第一层周期的90％，并且，在最后一个层周期的范围内，第一子层的厚度大约是最后一个层周期厚度的50％。
7.如权利要求1至4任一项所述的肖特基二极管，其中，在第一个层周期的范围内，第一子层的厚度大约是第一层周期厚度的10％，而第二子层的厚度大约是第一层周期的90％，并且，在最后一个层周期的范围内，第一子层的厚度大约是最后一个层周期厚度的70％，而第二子层的厚度则是最后一个层周期厚度的30％。
8.如以上任何一项权利要求所述的肖特基二极管，其中，层周期包括与InP晶格匹配的GaInAs子层和与InP晶格匹配的AlInAs子层。
9.一种肖特基二极管，包括一个InP基片；一个肖特基阳极金属物；以及一个与肖特基阳极金属物相邻的半导体肖特基层，其中，所述肖特基层主要是InXAl1-XAs，X大于0.6。
10.如权利要求9所述的肖特基二极管，其中，所述肖特基阳极金属物通过一个架空桥与到外部电路的金属物相连。
11.如权利要求9或10所述的肖特基二极管，其中X大约为0.7。
12.一种肖特基二极管的制造方法，包括以下步骤准备一InP基片；建立基片之上的GaInAs掺杂阴极接触层；在阴极接触层之上建立一个半导体肖特基层，该肖特基层是(a)一个截短的GaInAs和AlInAs厚度变化的超晶格，或者(b)主要是InXAl1-XAs，X大于0.6；以及沉积一个肖特基层的金属阳极接触。
13.如权利要求12所示的方法，其中，所述GaInAs和AlInAs与InP晶格匹配。
14.如权利要求12或13所述的方法，其中，肖特基层是一个截短的厚度变化的超晶格，并且生长一个肖特基层的步骤如下生长多个层周期，包括距阴极接触层最近的第一个层周期和距金属阳极接触最近的最后一个层周期，每个层周期都具有一定的厚度，并且，每个层周期的成分包括一个具有一定厚度的第一子层AlInAs，以及一个具有一定厚度的第二子层GaInAs，在每一层周期中的AlInAs在组成该层的全部材料中占一定比例；以及截短进一步层周期的生长，从而使得在最后一个层周期中AlInAs的比例不超过最后一个层周期全部材料的80％；其中，在相继层周期的每个层周期第一子层的厚度是变化的，并且，在相继层周期的每个层周期第二子层的厚度也是变化的，从而逐步改变AlInAs在相继层周期总材料中所占的比例。
15.如权利要求14所述的方法，其中每个层周期的第一子层在相继层周期中是以递增的厚度而生长的；并且每个层周期的第二子层在相继层周期中是以递减的厚度而生长的；这样使得AlInAs所占的比例对于每个相继层周期是逐步增加的。
16.如权利要求15所述的方法，其中，AlInAs所占比例的逐步增加对于每个相继层周期几乎是一致的。
17.如权利要求14至16中任一项所述的方法，其中，AlInAs不超过最后一个层周期总材料的60％。
18.如权利要求14至17任一项所述的方法，其中，层周期的数目是5。
19.如权利要求14至18任一项所述的方法，其中，超晶格包括与InP晶格匹配的AlInAs和与InP晶格匹配的GaInAs，并且AlInAs在最后一个层周期中所占的比例在最后一个层周期总材料的70％到40％。
20.如权利要求14至19中任何一项所述的方法，其中，AlInAs在最后一个层周期中所占的比例大约是最后一个层周期总材料的50％。
全文摘要
一种肖特基二极管及其制造方法,该二极管在磷化铟(InP)材料(1)上制成,并利用了一个肖特基层(9),其中包括In
文档编号H01L29/40GK1352807SQ00808103
公开日2002年6月5日 申请日期2000年5月26日 优先权日1999年5月28日
发明者A·E·施米茨, R·H·沃尔登, M·卢伊, M·K·于 申请人:Hrl实验室有限公司