专利名称：可重复堆叠的倒装片焊球阵列封装体的制作方法
技术领域：
本实用新型涉及一种倒装片(flip-chip)焊球阵列(ball grid array，BGA)封装体(package)，特别是涉及一种可重复堆叠(stackable)的倒装片焊球阵列封装体。
背景技术：
随着携带式电子器材的发展，各种轻、薄、短小的封装体不断地被开发出来，倒装片BGA封装体就是其中一例。在倒装片BGA封装体中，芯片(die)不再是将接合垫(bonding pad)经由打金线(wire bonding)来连接到封装基板上，而是反转过来通过焊料凸块(solder bump)或导电聚合物凸块(conductivepolymer bump)来连接到封装基板上，因此倒装片BGA封装体可提高电路密度及降低电路的寄生效应(parasitic effect)。尽管如此，对于更高速度与更高密度的封装需求，目前的倒装片BGA封装体仍感到力有未逮，因此有必要发展封装密度更高的倒装片BGA封装体。
请参考图1，图1为现有倒装片焊球阵列封装体10的剖面示意图。图1所示，其为一现有两层(two-layer)板倒装片BGA封装体10，其主要包括有一封装基板(substrate)12及一IC芯片(die)14固定在封装基板12的表面上。封装基板12包括有二铜导线层(Cu trace layer)16、18，分别设在封装基板12的上下两侧，以及多个电路通路(via)20用来连接铜导线层16与铜导线层18。
倒装片BGA封装体10另包括有凸块焊垫(solder bump pad)22、多个锡球焊垫(solder ball pad)24分别设在铜导线层16、18的表面，以及二绿漆层(solder mask)26、28分别覆盖在凸块焊垫22、锡球焊垫24之外的铜导线层16、18表面。凸块焊垫22、锡球焊垫24都是制作在铜导线层16、18的表面上，并利用绿漆层26、28来做为绝缘层。
IC芯片14表面设有多个接合垫(bonding pad)30，接合垫30的位置则对应于封装基板12的凸块焊垫22的位置。倒装片BGA封装体10在IC芯片14的接合垫30与封装基板12的凸块焊垫22之间设有多个焊料凸块(solderbump)32，用来固定并电连接IC芯片14。封装基板12与IC芯片14之间的空隙，可视需要注入一底部密封层(epoxy underfill layer)34予以填满，以保护封装体10免受恶劣环境的影响，同时消除焊料凸块32连接处的应力。
倒装片BGA封装体10完成后，再利用多个锡焊球36将倒装片BGA封装体10固定在一印刷电路板(print circuit board，PCB)38上，使倒装片BGA封装体10与印刷电路板38得以电连接在一起。
如图1所示，IC芯片14所输出的电流经由焊料凸块32传送到封装基板12的凸块焊垫22上，再经由铜导线层16-电路通路20-铜导线层18的路线传送到锡球焊垫24上，最后IC芯片14所输出的电流经由锡焊球36传送到印刷电路板38上。同样的，印刷电路板38也可以经由同样的路线以相反的方向将电流输入IC芯片14之内。
目前所使用的倒装片BGA封装体10并不能重复堆叠在其他封装体上方，使得印刷电路板38上只能设置单层的倒装片BGA封装体10。当印刷电路板38设置许多不同功能的倒装片BGA封装体10时，每一个倒装片BGA封装体10都需要占用印刷电路板38的面积，使得配线板层级(board level)的封装密度无法进一步提高。而在高速电路(high-speed circuitry)中，如果多种倒装片BGA封装体10散布在印刷电路板38上，高频信号的同步性(synchronization)会受到电子线路布局(layout)分布的影响，而无法取得时序一致的信号。
目前已有若干可重复堆叠的封装结构被发明且已取得专利。例如美国专利案号5,598,033一案中提出一种微型可堆叠的BGA封装体(micro-BGAstacking scheme)，但是其结构是采用打金线(wire bonding)的方式来固定IC芯片。而美国专利案号5,594,275一案中则提出另一种可堆叠的BGA封装结构，同样采用打金线的技术来固定IC芯片，并应用于SOJ(small out-line-J-lead)封装领域之中。
实用新型内容本实用新型的目的在于提供一种可重复堆叠的倒装片焊球阵列封装体，以进一步提高配线板层级的封装密度，并提高该封装体高频信号的同步性。
本实用新型的目的是这样实现的，即提供一种可重复堆叠的倒装片焊球阵列封装体，包括有一未设有一芯片固定腔的基板，其包括有一第一表面与一第二表面；多个凸块焊垫，设于所述基板的第一表面上，并分布于至少一预定区域之内；多个第一锡球焊垫，设于所述基板的第一表面上，并分布于所述预定区域之外；多个第二锡球焊垫，设于所述基板的第二表面上；多个电路通路(via)，设于所述基板内部，以电连接所述多个凸块焊垫、所述多个第一锡球焊垫与所述多个第二锡球焊垫；以及至少一IC芯片(die)，设于所述基板的预定区域上，所述IC芯片下侧则设有多个接合垫，所述多个接合垫的位置与所述多个凸块焊垫的位置相对应，且所述多个接合垫与所述相对应的凸块焊垫之间设有多个焊料凸块或导电聚合物凸块，以固定所述IC芯片；其中所述封装体的多个第一锡球焊垫的位置对应于另一所述封装体的多个第二锡球焊垫，并在所述多个第一锡球焊垫与所述相对应的多个第二锡球焊垫之间形成多个锡焊球，以重复堆叠所述封装体。
本实用新型装置的优点在于，与现有倒装片BGA封装体相比，其封装体具有可重复堆叠的功能，可利用很少的印刷电路板面积，安装多层倒装片BGA封装体或其他附属元件，以提高配线板层级的封装密度；同时在高速电路上，倒装片BGA封装体以相互对应的方式连接，因此高频信号的同步性不易受到印刷电路板上电子线路布局的影响，而可改善高频信号时序上的同步性。
图1为现有倒装片焊球阵列封装体的剖面示意图；图2为本实用新型两层倒装片焊球阵列封装体的示意图(以两层板为例)；图3为图2的倒装片焊球阵列封装体的剖面示意图(以两层板为例)；图4为本实用新型的倒装片BGA封装体相堆叠时的剖面示意图；
图5与图6分别为图4的倒装片BGA封装体的底视图(两种不同范例)；图7为本实用新型倒装片BGA封装体的第一实施例的剖面示意图；图8为图7的倒装片BGA封装体的底视图；图9至图14为本实用新型倒装片BGA封装体与附属元件相堆叠时的剖面示意图；图15为本实用新型倒装片BGA封装体的第二实施例的剖面示意图；图16为本实用新型倒装片BGA封装体的第三实施例的堆叠示意图。
具体实施方式
请参考图2与图3，图2为本实用新型两层板倒装片焊球阵列封装体40的示意图，图3为图2的倒装片焊球阵列封装体40的剖面示意图。本实用新型为一种可重复堆叠的倒装片焊球阵列(ball grid array，BGA)封装体40，倒装片BGA基板可为两层板(two-layer)或多层板(multi-layer)的结构，在本文中以说明一两层板倒装片BGA封装体40的结构为主，但是本实用新型同样可以推广到四层板或其他多层板的倒装片BGA基板封装体上。
如图2与图3所示，倒装片BGA封装体40主要由一基板42以及一IC芯片44所构成。基板42包括有二铜导线层(Cu trace layer)46、48分别设于基板42的上下两侧，以及多个电路通路(via)50用来连接铜导线层46与铜导线层48。IC芯片44以倒装片(flip-chip)的方式固定在基板42之上，因此基板42并没有设置一芯片固定腔(recessed die cavity)。
基板42可以是一多芯片模块(multi-chip module，MCM)的基板(未显示)，也就是说可在同一基板上同时安装多个芯片，为了简化说明，在本文中举出仅容纳一个芯片44的基板42做为说明。此外，倒装片BGA封装体40可以依据不同的电路设计，在基板42的表面或内部装设被动元件(passivecomponents)，例如在基板42的顶部，底部或内部安装电阻器(resistor)或电容器(capacitor)。
基板42上的铜导线层46、48表面分别覆盖一绿漆层(solder mask)52以及一绿漆层54，绿漆层52与54的厚度通常介于15～30μm之间，而覆盖绿漆层52、54之后的基板42，总厚度大约介于100～1000μm之间。绿漆层52的表面预留有许多开孔(opening)，用来形成多个凸块焊垫(bumppad)56以及多个锡球焊垫(solder ball pad)58。同样的，绿漆层54的表面也预留有许多开孔，以做为多个锡球焊垫60。
凸块焊垫56与锡球焊垫58都是位于基板42的上侧，锡球焊垫60则位于基板42的下侧。此外，凸块焊垫56分布在一预定区域62之内，而锡球焊垫58则是分布在预定区域62之外。凸块焊垫56通常在裸露的铜导线层46表面形成一层抗腐蚀层(anti-tarnish layer)，例如在裸露的铜导线层46表面镀上一层镍/金薄膜，锡球焊垫58与60也经常在裸露的铜导线层46与48表面分别镀上一层镍/金薄膜。铜导线层46、48的图案以及电路通路50的位置经过适当的设计，可以使凸块焊垫56电连接至锡球焊垫58或锡球焊垫60上。
一般而言，IC芯片的厚度约在125～300μm之间，且IC芯片44的下侧设有多个接合垫(bonding pad)64，接合垫64的位置对应于基板44上凸块焊垫56的位置。IC芯片44利用多个焊料凸块(solder bump)或导电聚合物凸块(conductive polymer bump)66来固定在基板42的预定区域62上，焊料凸块或导电聚合物凸块66设在IC芯片44的接合垫64与基板42的凸块焊垫56之间，使IC芯片44得以电连接到基板42上。
基板42与IC芯片44之间的空隙距离(接合后)约在30～80μm之间，此时可视倒装片技术的需求，进行一环氧基密封制作工艺(epoxy underfillprocess)，注入一底部密封层(underfill layer)68填满基板42与IC芯片44之间的空隙，以保护倒装片BGA封装体40免受恶劣环境的影响，同时消除焊料凸块66连接处的应力。
请参考图4，图4为本实用新型倒装片BGA封装体相堆叠时的剖面示意图。如图4所示，倒装片BGA封装体40a上侧的锡球焊垫58a的位置对应于另一倒装片BGA封装体40b下侧的锡球焊垫60b。当在倒装片BGA封装体40a上堆叠倒装片BGA封装体40b时，先使倒装片BGA封装体40b(已于锡球焊垫60b上植锡焊球68)对准下方的倒装片BGA封装体40a，接着进行回焊(solder re-flow)，以固定并电连接倒装片BGA封装体40b。利用同样的方法，倒装片BGA封装体40可以重复堆叠，例如，在倒装片BGA封装体40b上可再堆叠另一倒装片BGA封装体40c。
请参考图5与图6，图5与图6为图4的倒装片BGA封装体40a的底视图。一般而言，倒装片BGA封装体40的凸块焊垫56及锡球焊垫58、60的数目与排列方式，可以依据不同的电路需求来改变。以图4的倒装片BGA封装体40a底部的锡球焊垫60a为例，图5显示的锡球焊垫60a的排列方式是较为典型的一种阵列，图6所显示的排列方式则是根据图5的排列方式加以变化而成。
请参考图7与图8，图7为本实用新型倒装片BGA封装体40的第一实施例的剖面示意图，图8为如图7的倒装片BGA封装体40d的底视图。如图7所示，倒装片BGA封装体40d是固定在一印刷电路板上(未显示，在下方)，倒装片BGA封装体40d再依序堆叠倒装片BGA封装体40b、40c。为了增加倒装片BGA封装体40d的散热效果，在基板42d下方的中央部分可另外设置多个锡球焊垫70，如此一来，IC芯片44d所产生的高温可以经由锡球焊垫70与相连接的锡焊球68传导至下方的印刷电路板上。图8显示锡球焊垫70在基板42d底部的相对位置的一范例。
请参考图9至图14，图9至图14为本实用新型倒装片BGA封装体与附属元件相堆叠时的剖面示意图。倒装片BGA封装体40本身可相互堆叠之外，也可在锡球焊垫58或锡球焊垫60上形成锡焊球68，以连接一附属元件(accessory component)或是其他电子元件，以满足电路设计者不同的需求。如图9所示，堆叠在最上方的倒装片BGA封装体40b表面上可用来堆叠一阻抗终端匹配装置(impedance terminator)72。也可如图10所示，在倒装片BGA封装体40a与40c之间装设一阻抗匹配装置(inpedance matcher)74。如图9至图10所示，阻抗终端匹配装置72与阻抗匹配装置74都可被制造成一BGA基板的外型。
阻抗终端匹配装置72与阻抗匹配装置74是将各种电阻器、电容器、电感器(inductor)等元件及微条导线(strip-line)分别整合在一电路基板76与一电路基板78内，或是利用表面粘着技术(surface mount technology)的方式，在电路基板76、78的表面装置电阻器、电容器、电感器等元件。阻抗终端匹配装置72与阻抗匹配装置74的阻抗值(impedance value)依据电路的要求来设计，一般常为28Ω或50Ω。阻抗匹配装置74的功能包括了信号时序控制(signal timing control)、降低信号噪音以及精确的阻抗控制(fine impedancecontrol)。
如图11所示，在最上方的倒装片BGA封装体40b上，可以堆叠各种不同的焊球阵列(BGA)封装体或是有特定功能的IC电路，图11中显示一种大小不同的BGA封装体80。除此之外，安装在最上方的BGA封装体可以选择不具有堆叠功能的现有倒装片BGA封装体10，或其他现有打金线(wirebond)BGA封装体或是采用其他焊球阵列封装技术来制成的封装体，例如堆叠一种开口向下(cavity-down)的BGA封装体(未显示)。
如图12所示，倒装片BGA封装体40b可连接一软板装置(flex-board)82，以连接其他外部的电路。如图13所示，倒装片BGA封装体40b还可连接一散热装置(heat slug)84，来改善散热效果。散热装置84可被制造成一BGA基板的外型(未显示)，也可是制作成如图13的金属(铜)散热片或其他散热翼的外型(未显示)。
如图14所示，倒装片BGA封装体40b上的锡球焊垫58b可以用来连接一检测装置86，以方便进行电路测试。检测装置86包括有一测试探针头(tester head)88，及多个探针(pogo pins)90设在测试探针头88下，可与锡球焊垫58b接触形成电连接。
以上所举出的各种附属元件，彼此间也可以经由适当的组合，来应用在倒装片BGA封装体上。例如图9中的阻抗终端匹配装置72可以安装在图10的倒装片BGA封装体40c上，而图13的散热装置84也可以安装在图9的阻抗终端匹配装置72上。此外，图9至图14中的倒装片BGA封装体40a下方可以进一步堆叠其他倒装片BGA封装体40与附属元件，最后再安装到一印刷电路板(未显示)上，例如一主机板(mother board)或一附插卡(daughtercard)。为了简化图示，前述倒装片BGA封装体40a、40b、40c、40d堆叠时的示意图并没有绘出倒装片BGA封装体40a、40b、40c、40d的内部结构。即其内部结构可以是两层板，四层板或其他多层板的结构。
请参考图15，图15为本实用新型倒装片BGA封装体的第二实施例的剖面示意图。图15所示为一四层板倒装片BGA封装体92，其外观与两层倒装片BGA封装体40相同，但是基板42内另包括有至少一铜导线层94(在图15中为两层内层铜导线层94)。基板42的铜导线层46与48、内层铜导线层94与电路通路50经过适当的连接，可电连接基板42的凸块焊垫56与锡球焊垫58、60。同样的，以上所提及的两层板倒装片BGA封装体40的应用，也可推广到四层板的倒装片BGA封装体92或是其他多层板的倒装片BGA封装体上。
请参考图16，图16为本实用新型倒装片BGA封装体的第三实施例的堆叠示意图。如图16所示，本实用新型第三实施例的倒装片BGA封装体96主要也是由一基板98与一IC芯片100所构成，倒装片BGA封装体96与倒装片BGA封装体40不同之处在于芯片100固定在基板98的下方。倒装片BGA封装体96其余的结构、或是其与其他元件连接的方式，都可以比照前述倒装片BGA封装体40加以应用组合。
BGA封装体96的基板98与BGA封装体40的基板42两者结构十分相近，两者都未设有一芯片固定腔，且基板98上下两侧分别设有二铜导线层102、104，基板98的内部则设有多个电路通路(未显示)用来连接铜导线层102与铜导线层104。基板98的内部可另外设置至少一内层铜导线层(未显示)，用来电连接电路通路、铜导线层102与铜导线层104。
铜导线层102、104的表面分别覆盖二绿漆层106、108。基板98上侧的绿漆层106上设有多个锡球焊垫110，而基板98下侧的绿漆层108则设有多个锡球焊垫112与多个凸块焊垫114。凸块焊垫114分布在基板下的一预定区域(未显示)内，锡球焊垫112则分布在该预定区域之外。
IC芯片100的下侧设有多个接合垫(未显示)，其位置与基板98上凸块焊垫114的位置相对应。IC芯片100利用多个焊料凸块或导电聚合物凸块116来固定在基板98的下侧，并使IC芯片100得以电连接到基板98上。IC芯片100与基板98之间可另外填充一底部密封层(未显示)，以填满IC芯片100与基板98之间的空隙。
倒装片BGA封装体96上侧的锡球焊垫110的位置对应于另一倒装片BGA封装体96下侧的锡球焊垫112，而可在锡球焊垫110与相对应的锡球焊垫112之间形成多个锡焊球118，以重复堆叠倒装片BGA封装体96。在基板98上侧的中央部分可另外设置多个锡球焊垫(未显示)，这些锡球焊垫并不与其他封装体或元件相连接，而是用来增加基板98的散热效果。
此外，倒装片BGA封装体96上侧的锡球焊垫110可经由锡焊球118，来连接一阻抗终端匹配装置、一阻抗匹配装置、一软板装置、一散热装置或是其他焊球阵列封装体(未显示)。锡球焊垫110也可直接电连接一检测装置(未显示)，其包括有至少一探针或一测试探针头，以与锡球焊垫110相接触。倒装片BGA封装体96下侧的锡球焊垫112也可经由锡焊球118，来连接一阻抗匹配装置或一印刷电路板(未显示)。印刷电路板可为一主机板或是一附插卡。
本实用新型倒装片BGA封装体40、92、96的特点在于可以重复堆叠，并可与其他附属元件相组合。因此在高速存储模块(high speed memorymodule)中，倒装片BGA封装体40、92、96提供了一种高封装密度的封装结构。由于倒装片BGA封装体40、92、96可以大幅减少在印刷电路板上所占用的面积，并缩短信号传输的距离。对系统设计者而言，倒装片BGA封装体40、92、96可做为一种高速的硬件平台，而对IC设计者而言，倒装片BGA封装体40、92、96则可提供较佳时序限制的宽裕度(timingconstraint margin)，并可大量应用在高速存储芯片(high speed memory chips)或高速平行微处理器(parallel μ-processors)。
与现有倒装片BGA封装体10相比，倒装片BGA封装体40、92、96具有可重复堆叠的功能，可利用很少的印刷电路板面积，安装多层倒装片BGA封装体40、92、96或其他附属元件，以提高配线板层级(board level)的封装密度(package density)。同时在高速电路上，倒装片BGA封装体40、92、96以相互对应的方式连接，因此高频信号的同步性(synchronization)不易受到印刷电路板上电子线路布局(layout)的影响，而可改善高频信号时序上的同步性。
权利要求1.一种可重复堆叠的倒装片焊球阵列封装体，其特征在于，包括有一未设有一芯片固定腔的基板，其包括有一第一表面与一第二表面；多个凸块焊垫，设于所述基板的第一表面上，并分布于至少一预定区域之内；多个第一锡球焊垫，设于所述基板的第一表面上，并分布于所述预定区域之外；多个第二锡球焊垫，设于所述基板的第二表面上；多个电路通路(via)，设于所述基板内部，以电连接所述多个凸块焊垫、所述多个第一锡球焊垫与所述多个第二锡球焊垫；以及至少一IC芯片(die)，设于所述基板的预定区域上，所述IC芯片下侧则设有多个接合垫，所述多个接合垫的位置与所述多个凸块焊垫的位置相对应，且所述多个接合垫与所述相对应的凸块焊垫之间设有多个焊料凸块或导电聚合物凸块，以固定所述IC芯片；其中所述封装体的多个第一锡球焊垫的位置对应于另一所述封装体的多个第二锡球焊垫，并在所述多个第一锡球焊垫与所述相对应的多个第二锡球焊垫之间形成多个锡焊球，以重复堆叠所述封装体。
2.如权利要求1所述的封装体，其特征在于，所述基板另包括至少一设于所述基板内部的内层铜导线层，所述内层铜导线层与所述多个电路通路电连接所述多个第一锡球焊垫、所述多个第二锡球焊垫与所述多个凸块焊垫。
3.如权利要求1所述的封装体，其特征在于，所述IC芯片与所述基板之间另设有一底部密封层(underfill layer)，并填满所述IC芯片与所述基板之间的空隙。
4.如权利要求1所述的封装体，其特征在于，所述基板的第二表面的中央部分另设有多个用来增加所述基板散热效果的第三锡球焊垫。
5.如权利要求1所述的封装体，其特征在于，所述多个第一锡球焊垫表面上另设有多个用来连接一第一附属元件的锡焊球。
6.如权利要求5所述的封装体，其特征在于，所述第一附属元件为一软板装置(flex-board)。
7.如权利要求5所述的封装体，其特征在于，所述第一附属元件为一散热装置(heat slug)。
8.如权利要求1所述的封装体，其特征在于，所述多个第二锡球焊垫表面上另设有多个用来连接一第二附属元件或一印刷电路板的锡焊球。
9.如权利要求1所述的封装体，其特征在于，所述第一表面为所述基板上侧的表面，所述第二表面为所述基板下侧的表面。
10.如权利要求1所述的封装体，其特征在于，所述第一表面为所述基板下侧的表面，所述第二表面为所述基板上侧的表面。
专利摘要一种可重复堆叠的倒装片焊球阵列封装体,包括未设有芯片固定腔的基板,其包括第一表面与第二表面;多个凸块焊垫,设于第一表面上,并分布于至少一预定区域内;多个第一锡球焊垫,设于第一表面上,并分布于预定区域外;多个第二锡球焊垫,设于第二表面上;多个电路通路,设于基板内部,以电连接凸块焊垫、第一及第二锡球焊垫;以及至少一IC芯片,设于基板预定区域上,IC芯片下侧设有多个接合垫,接合垫与凸块焊垫相对应,接合垫与相对应的凸块焊垫间设有焊料凸块或导电聚合物凸块,以固定IC芯片;其中封装体第一锡球焊垫对应于另一封装体第二锡球焊垫,并在第一锡球焊垫与相对应的第二锡球焊垫间形成锡焊球,以重复堆叠封装体。
文档编号H01L23/48GK2512114SQ0126686
公开日2002年9月18日 申请日期2001年10月31日 优先权日2001年10月31日
发明者钱家锜 申请人:威盛电子股份有限公司