专利名称：芯片电阻器的制作方法
技术领域：
本发明涉及芯片电阻器，特别涉及使用导电性粘合剂和焊锡这一即可进行安装的芯片电阻器。
背景技术：
作为使用焊锡在电路板上进行安装的芯片电阻器，众所周知以往图7所示那样的构造的电阻器。同图所示的芯片电阻器1由利用氧化铝等组成的绝缘性的片状基板2、形成在该片状基板2上的阻抗体3、形成在片状基板2侧部的上下两面以及端面并与阻抗体3电气地连接的一对衬底电极层4、覆盖各衬底电极层4的镀镍层5、覆盖该镀镍层5的焊锡镀层6、覆盖阻抗体3的玻璃涂层(预涂层)7和覆盖该玻璃涂层7的外涂层8构成。
该芯片电阻器1的端子部为衬底电极层4、镀镍层5和焊锡镀层6这样的三层构造。衬底电极层4由形成在片状基板2的侧部上面且一个端部与阻抗体3重合的一对上面电极层4a、形成在片状基板2的侧部下面的一对下面电极层4b和形成在片状基板2的侧部的端面(侧端面)跨接上面电极层4a以及下面电极层4b的一对端面电极层4c构成。这里，有时也代替中介于镀镍层5覆盖衬底电极层4的焊锡镀层6形成镀锡层。
在用玻璃涂层7覆盖了阻抗体3后，通过用激光等进行修整将之调整为规定的阻抗值。此时，玻璃涂层7起防止激光等的热损伤阻抗体3的非修整区域的保护作用。作为外涂层8，一般使用环氧树脂或环氧苯酚树脂等环氧系列树脂。由于该外涂层8形成在阻抗体3的修整工序后，故阻抗体3的修整过的部分不会暴露在空气中。由此，由于即使在多湿的空气氛围中也难于对阻抗体3提供水分，故可以防止因阻抗体3的氧化等造成的阻抗值的变动，确保产品的可靠性。
另一方面，作为使用导电性粘合剂安装在电路板上的芯片电阻器，众所周知以往图8所示那样构造的电阻器。关于同图所示的芯片电阻器10的情况，片状基板2或阻抗体3、上面电极层4a、下面电极层4b、玻璃涂层7、外涂层8等构成要素，基本上与上述的芯片电阻器1是同样的，但因为不是涂敷焊锡的做法，故在端子部没有设置焊锡镀层或镀锡层，而是用形成在片状基板2的侧端面的银树脂(树脂银)9跨接上面电极层4a以及下面电极层4b。
此外，为了适用于使用了高温焊锡的安装，最近有人提出了将芯片电阻器的端子部的最外层做成镀金层的技术。
如果想要使用导电性粘合剂在电路板上安装图7所示的以往的芯片电阻器1的话，因为在端子部最外层的焊锡镀层6和导电性粘合剂之间将产生很大的接触电阻，故安装后的阻抗值将产生误差或偏差而不理想。此外，如果试图使用导电性粘合剂在电路板上安装图8所示的以往的芯片电阻器10的话，则由于银树脂的焊锡润性不一定良好，故存在产生接触不良的危险。即，如果不预先规定安装方法的话，这种芯片电阻器1或芯片电阻器10将难以确保其高可靠性，在不限定安装方法的通用性方面存在难点。
与之相对应，在芯片电阻器的端子部的最外层做成了镀金层的芯片电阻器中，由于镀金层的焊锡润性好且还不用耽心在镀金层与导电性粘合剂之间产生较大的接触阻抗，故其安装方法既可以适用于焊锡粘接，也可以适用于利用导电性粘合剂的粘接。但是，由于镀金层是浸渍在含有氰的电镀溶液中形成的，故在以往的芯片电阻器中会产生普通的环氧树脂制或者环氧苯酚树脂制的外涂层因氰的影响而易于劣化其耐湿特性之类的问题。即，由于作为覆盖芯片电阻器的阻抗体并露出在外表面的外涂层的材料的环氧树脂没有很强的对氰的耐蚀性，故在形成镀金层工序因氰的影响而劣化外涂层的耐湿特性的可能性很高，此时，外涂层呈易于浸入水分的状态，如果长时间使用则会因外涂层的绝缘性低下等招致阻抗值的变动。
发明内容
本发明是鉴于这样的以往技术的现实所形成的，其目的在于提供可适用于使用了导电性粘合剂或焊锡之一的安装中且可以谋求阻抗值长时间稳定化的、通用性以及可靠性优异的芯片电阻器。
为达成上述之目的，根据本发明的芯片电阻器采用了具有绝缘性的片状基板、形成在该片状基板上的阻抗体、形成在上述片状基板侧部并与上述阻抗体电气地连接衬底电极层、覆盖该衬底电极层并露出到外表面的镀金层、由覆盖上述阻抗体并露出在外表面的聚酰亚胺系列树脂构成的外涂层构成。
在这样构成的芯片电阻器中，由于端子部的最外层由镀金层构成，故安装方法无论是用焊锡的粘接还是用导电性粘合剂的粘接，均不必耽心引起连接不良或接触阻抗的增大，此外，因为覆盖阻抗体的最外层的外涂层是用比较不易受到氰的影响的聚酰亚胺系列树脂构成，故也不必耽心该外涂层的耐湿特性产生不期望的劣化。因而，所涉及的芯片电阻器即使在使用了导电性粘合剂和焊锡的某一种的情况下也可以无障碍地进行安装，同时，可以提高外涂层的耐湿特性，长时间地维持其绝缘性。
此外，如果所涉及的芯片电阻器具有覆盖衬底电极层的镀镍层，以及采用在该镀镍层的表面设置镀金层的构成，则因其可以防止在利用添加焊锡的安装时所耽心的蚀电极而较为理想。
另外，如果所涉及的芯片电阻器具有覆盖阻抗体的玻璃涂层(预涂层)以及采用在该玻璃涂层上设置外涂层的构成，则因其可以在调整阻抗体的阻抗值的修整工序防止激光等的热损伤地保护该阻抗体的非修整区域，故较为理想。
图1是涉及本实施形态例的芯片电阻器的断面图；图2所示是该芯片电阻器的制造工序的流程图；
图3所示是该制造工序中的电极形成工序以及阻抗体形成工序的说明图；图4所示是该制造工序中的修整工序以及外涂层形成工序的说明图；图5所示是该制造工序中的一次分割工序以及端面电极形成工序的说明图；图6是与以往技术相比较给出的涉及本实施形态例的芯片电阻器的耐温负荷寿命试验的结果的特性图；图7是涉及以往例的芯片电阻器的断面图；图8是涉及其他以往例的芯片电阻器的断面图。
具体实施例方式
如果参照附图对发明的实施形态进行说明的话，则图1所示是涉及本发明的实施形态例的芯片电阻器的断面图，图2所示是图1所示的芯片电阻器的制造工序的流程图，图3所示是该制造工序中的电极形成工序以及阻抗体形成工序的说明图，图4所示是该制造工序中的修整工序以及外涂层形成工序的说明图，图5所示是该制造工序中的一次分割工序以及端面电极形成工序的说明图，图6是比较以往技术给出的涉及本实施形态例的芯片电阻器的耐湿负荷寿命试验的结果的特性图。
图1所示的芯片电阻器11由利用氧化铝等组成的绝缘性的片状基板12、形成在该片状基板12上的阻抗体13、形成在片状基板12侧部的上下两面以及端面并与阻抗体13电气地连接的一对衬底电极层14、覆盖各衬底电极层14的镀镍层15、覆盖该镀镍层15的镀金层16、覆盖阻抗体13的玻璃涂层(预涂层)17和覆盖该玻璃涂层17的聚酰亚胺系列树脂制的外涂层18构成。该芯片电阻器11的端子部为衬底电极层14和镀镍层15以及镀金层16这样的三层构造。
详细地对各构成要素进行说明的话，就是衬底电极层14由形成在片状基板12的侧部上面且一个端部与阻抗体13重合的一对上面电极层14a、形成在片状基板12的侧部下面的一对下面电极层14b和形成在片状基板12的侧部的端面(侧端面)并跨接上面电极层14a以及下面电极层14b的一对端面电极层14c构成。这里，上面电极层14a以及下面电极层14b由铜等金属薄膜构成，端面电极层14c由镍·铬系列的金属薄膜构成。覆盖该衬底电极层14的镀镍层15是用于防止在没有图示的电路板上焊锡粘接片状基板12的安装时所耽心的蚀电极、或者切实地形成薄膜镀金层16的镀层。
此外，印刷形成在阻抗体3上的玻璃涂层17是用于防止在后述的用激光等进行修整时激光等的热损伤阻抗体13的非修整区域的镀层。印刷形成在该玻璃涂层17上的外涂层18是用于保护阻抗体13的修整过的部分不暴露在空气中的镀层，在本实施形态例中，作为外涂层18的材料，采用的是环氧聚酰亚胺树脂。
如果主要根据图2说明上述的芯片电阻器11的制造方法的话，就是首先作为步骤S1，纳入具有纵横延伸的分割沟槽21、22的大基板20，作为步骤S2，如图3(a)所示的那样，在大基板20的上下两面分别印刷烧制上面电极层14a和下面电极层14b。这里，大基板20是以氧化铝等为主要成分的绝缘性基板，如后述的那样，通过沿着分割沟槽21、22分割该大基板20，可以得到片状基板12。此外，通过在步骤S2印刷烧制含有铜等导电粉末的电极焊剂，可以得到由铜等金属薄膜构成的上面电极层14a和下面电极层14b。
然后，作为步骤S3，如图3(b)所示的那样，在大基板20的上面分别印刷并烧制与上面电极层14a的一个端部重合的阻抗体13。并且，在步骤S4印刷烧制了覆盖阻抗体13的玻璃涂层17后，作为步骤S5，如图4(a)所示的那样，通过激光修整阻抗体13，将各阻抗体13调整到规定的阻抗值。
而后，作为步骤S6，如图4(b)所示的那样，印刷烧制覆盖玻璃涂层17以及修整部分的外涂层18。如前述的那样，外涂层18由环氧聚酰亚胺树脂构成，因为限于被该外涂层18完全覆盖，阻抗体13即使是置于多湿气体氛围中也不会接受水分的供给，故可以防止因氧化等造成的阻抗值的变动。
接着，作为步骤S7，进行沿沟槽21分割大基板20的一次分割，如图5(a)所示的那样，形成短栅状基板23。并且，作为步骤S8，如图5(b)所示的那样，分别通过溅射法在沿短栅状基板23的长手方向延伸的一对侧端面上形成金属薄膜构成端面电极层14c，通过使该端面电极层14c与上面电极层14a和下面电极层14b相连接，可以得到衬底电极层14。
下面，作为步骤S9，进行沿分割沟槽22分割短栅状基板23的二次分割，形成一个个的片状基板12。进而，作为步骤S10，在片状基板12的衬底电极层14的表面形成了镀镍层15后，作为步骤S11，通过在该镀镍层15的表面形成镀金层16，得到了具有三层构造的端子部的芯片电阻器11。这里，由于镀金层16是浸渍在含氰的电镀溶液中形成的，故需要考虑对外涂层18的氰的不良影响，但由于聚酰亚胺系列树脂与环氧系列树脂相比是耐氰性能优异的材料，故不必耽心因氰的影响而产生的由聚酰亚胺系列树脂构成的外涂层18的耐湿特性的不期望的劣化。
这里，步骤S10的镀镍层形成工序和步骤S11的镀金层形成工序也可以在步骤S9的二次分割工序之前进行。即，在作为步骤S8沿短栅状基板23的长手方向延伸的一对侧端面上形成了衬底电极层14后，作为步骤S10和步骤S11，在该衬底电极层14的表面顺次地形成镀镍层15和镀金层16。而后，作为步骤S9，通过进行沿分割沟槽22分割短栅状基板23的二次分割并形成一个个的片状基板12，可以得到具有三层构造的端子部的芯片电阻器11。
这样，由于涉及本实施形态例的芯片电阻器11在端子部的最外层设置有焊锡润性好的镀金层16，故在电路板上使用焊锡进行安装时不易产生连接不良，此外，在使用导电性粘合剂在电路板上进行安装时，也可以将接触阻抗抑制在极低。即，该芯片电阻器11即使在使用了导电性粘合剂或焊锡之一情况下也可以无障碍地进行安装，具有不限定安装方法的通用性。
而且，在该芯片电阻器11中，端子部为衬底电极层14和镀镍层15以及镀金层16的三层构造，尽管可以进行使用焊锡的安装，但因为没有使用铅，故可以制造考虑了对环境的影响的无铅的芯片电阻器11。
此外，在该芯片电阻器11中，因为作为覆盖阻抗体13的最外层的外涂层18的材料选择聚酰亚胺系列树脂，在形成镀金层16的形成工序考虑了不使电镀溶液中的氰对外涂层18以较大的损伤，故可以良好地保持外涂层18的耐湿特性。因此，可以得到即使是在多湿气体氛围中也可以维持外涂层18的绝缘性，且即便是长时间使用也不易于产生阻抗值的变动的高可靠性。
图6中用黑点给出的数据是在多湿气体氛围中实际测量了芯片电阻器11的耐湿负荷寿命的试验结果，同图中用白点给出的数据是对除了外涂层的材料采用了以往的普通环氧系列树脂以外均采用同等的构成的芯片电阻器(比较例)，在同样条件下测量了耐湿负荷寿命的试验结果。如由图6可知的那样，在具有环氧系列树脂制的外涂层的比较例中，相对于在试验时间为250小时时可以确认阻抗值变化率已经接近于10％的采样以及在试验时间达到1000小时时可以确认阻抗值变化率已经高于10％的采样情况，涉及本实施形态例的芯片电阻器11的情况是，即使试验时间达到1000小时也确认不到一个阻抗值发生了不期望的变化的采样，可以长时间稳定地确保阻抗值。
这里，虽然上述的实施形态例是关于厚膜阻抗体的情况进行的例示，但在薄膜阻抗体的情况下也可以在端子部的最外层设置镀金层的同时，通过在阻抗体上设置由聚酰亚胺系列树脂构成的外涂层，期待到大致同样的效果。
本发明通过上述说明过的形态实施，可以得到以下所记载这样的效果。
由于端子部的最外层由镀金层构成，故安装方法无论是用焊锡的粘接还是用导电性粘合剂的粘接均不必耽心会引起连接不良或接触阻抗的增大，此外，因为覆盖阻抗体的最外层的外涂层是用比较不易受到氰的影响的聚酰亚胺系列树脂构成，故也不必耽心该外涂层的耐湿特性会产生不期望的劣化。因而，本发明适用于使用了导电性粘合剂和焊锡的某一种的安装，且可谋求阻抗值长时间稳定化的、通用性以及可靠性优异的芯片电阻器。
权利要求
1.一种芯片电阻器，其特征在于具有具有绝缘性的片状基板；形成在该片状基板上的阻抗体；形成在上述片状基板的侧部并与上述阻抗体电气地连接的衬底电极层；覆盖该衬底电极层并露出到外表面的镀金层；覆盖上述阻抗体并露出到外表面的由聚酰亚胺系列树脂构成的外涂层。
2.根据权利要求1所记述的芯片电阻器，其特征在于具有覆盖上述衬底电极层的镀镍层，且在该镀镍层的表面设置了上述镀金层。
3.根据权利要求1或2所记述的芯片电阻器，其特征在于具有覆盖上述阻抗体的玻璃涂层，且在该玻璃涂层上设置了上述外涂层。
全文摘要
提供既适用于使用了导电性粘合剂和焊锡的某一种的安装，也可以谋求阻抗值长时间稳定化的、通用性以及可靠性优异的芯片电阻器。在具有形成在绝缘性的片状基板(12)上的阻抗体(13)和形成在片状基板(12)侧部的上下两面以及端面并与阻抗体(13)电气地连接的一对衬底电极层(14)的芯片电阻器(11)中，做成了具备覆盖衬底电极层(14)并露出到外表面的镀金层(16)和覆盖阻抗体(13)并露出到外表面的由聚酰亚胺系列树脂构成的外涂层(18)的构成。由此，因为在镀金层(16)的形成时不会使电镀溶液中的氰对外涂层(18)以较大的损伤，故可以良好地保持外涂层(18)的耐湿特性。
文档编号H01C7/00GK1441444SQ0215240
公开日2003年9月10日 申请日期2002年11月22日 优先权日2002年2月25日
发明者丸山尊之, 堀尾修一, 小口友规 申请人:兴亚株式会社