专利名称：整合式积体电路堆叠组件的制作方法
技术领域：
本实用新型属于半导体组件，特别是一种整合式积体电路堆叠组件。
如此公开了如
图1所示的晶片堆叠组件，其包括基板10、下层积体电路12、上层积体电路14、复数个导线16及隔离层18。
下层积体电路12系设于基板10上，上层积体电路14系藉由隔离层18叠置于下层积体电路12上方，使下层积体电路12与上层积体电路14形成适当的间距20，如此，复数个导线即可电连接于下层积体电路12边缘，使上层积体电路14叠置于下层积体电路12上时，不致于压损复数个导线16。
然而，此种结构在制造上必须先制作隔离层18，并将其黏着于下层积体电路12上，然后再将上层积体电路14黏着于隔离层18上，故导致其制造程序较为复杂，生产成本较高。且复数条导线16在进行打导线作业时，由于导线16必须由基板10连接于下层积体电路12及上层积体电路14上，致使其形成的弧度较大，容易造成导线16断损，其制造上较为不易，且良率较低。
再者，习知的晶片堆叠组件的讯号传递及处理方式，系将上层积体电路14的讯号传递至基板10后，再由基板10传递至下层积体电路12，并于下层积体电路12作讯号整合后，传递至基板10作讯号的输出，致使其讯号传输过程较长，影响到讯号传递与处理速度。
发明内容
本实用新型的目的是提供一种具有电性整合效果、缩短讯号传递距离、提高讯号传递速度、降低产品高度的整合式积体电路堆叠组件。
本实用新型包括基板、下层积体电路、上层积体电路、复数条第一组导线、复数条第二组导线及封胶层；基板具有设有复数个讯号输入端的上表面及设有复数个讯号输出端的下表面；下层积体电路具有固定于基板的上表面上的第一表面及形成复数个第一、二组焊垫第二表面；上层积体电路具有形成复数个第三组焊垫的上端面及固定于下层积体电路的第二表面上的下端面；复数条第一组导线系电连接于下层积体电路的第一组焊垫与基板的讯号输入端之间；复数条第二组导线系电连接上层积体电路的第三组焊垫与下层积体电路的第二组焊垫之间；封胶层系设于基板的上表面上，并覆盖住上、下层积体电路及复数条第一、二组导线。
其中基板下表面复数个讯号输出端形成有球栅阵列金属球。
下层积体电路的第二表面上复数个第一、二组焊垫系以一层或多层光罩线路形成。
由于本实用新型包括基板、下层积体电路、上层积体电路、复数条第一组导线、复数条第二组导线及封胶层；基板具有设有复数个讯号输入端的上表面及设有复数个讯号输出端的下表面；下层积体电路具有固定于基板的上表面上的第一表面及形成复数个第一、二组焊垫第二表面；上层积体电路具有形成复数个第三组焊垫的上端面及固定于下层积体电路的第二表面上的下端面；复数条第一组导线系电连接于下层积体电路的第一组焊垫与基板的讯号输入端之间；复数条第二组导线系电连接上层积体电路的第三组焊垫与下层积体电路的第二组焊垫之间；封胶层系设于基板的上表面上，并覆盖住上、下层积体电路及复数条第一、二组导线。使用时，上层积体电路的讯号传递至下层积体电路上，并与下层积体电路作电性整合后直接传递至基板上，如此可有效缩短讯号传递的距离及提高讯号传递速度，并可提高电性整合的效率；上层积体电路直接堆叠于下层积体电路上，可有效降低堆叠的高度；第二组导线系连接上层积体电路至下层积体电路上，其连接距离较短，可降低打线弧度，从而可避免导线折断的情形。不仅降低产品高度，而且具有电性整合效果、缩短讯号传递距离、提高讯号传递速度，从而达到本实用新型的目的。
图2、为本实用新型结构示意剖视图。
基板30具有设有复数个讯号输入端46的上表面42及设有复数个讯号输出端48的下表面44。复数个讯号输出端48形成有球栅阵列金属球50(ball gridarray)。
下层积体电路32具有固定于基板30的上表面42上的第一表面52及第二表面54。第二表面54系以一层或多层光罩线路形成复数个第一组焊垫56及第二组焊垫58。
上层积体电路34具有形成复数个第三组焊垫64的上端面60及固定于下层积体电路32的第二表面54上的下端面62。
复数条第一组导线36系电连接于下层积体电路32的第一组焊垫56与基板30的讯号输入端46之间。
复数条第二组导线38系电连接上层积体电路34的第三组焊垫64与下层积体电路32的第二组焊垫58之间，使得上层积体电路34的讯号传递至下层积体电路32上，并与下层积体电路32作电性整合后，藉由复数条第一组导线36传递至基板30。
封胶层40系设于基板30的上表面42上，以将上、下层积体电路34、32及复数条第一、二组导线36、38覆盖住，藉以保护其不受外界环境的损伤。
如上所述，本实用新型具有如下优点1、将上层积体电路34的讯号传递至下层积体电路32上，并与下层积体电路32作电性整合后直接传递至基板30上，如此可有效缩短讯号传递的距离及提高讯号传递速度，并可提高电性整合的效率。
2、上层积体电路34直接堆叠于下层积体电路32上，可有效降低堆叠的高度。
3、第二组导线38系连接上层积体电路34至下层积体电路32上，其连接距离较短，可降低打线弧度，从而可避免导线38折断的情形。
权利要求1.一种整合式积体电路堆叠组件，它包括基板、下层积体电路、上层积体电路、复数条第一组导线、复数条第二组导线及封胶层；基板具有设有复数个讯号输入端的上表面及设有复数个讯号输出端的下表面；下层积体电路具有固定于基板的上表面上的第一表面及第二表面，第二表面形成复数个经复数条第一组导线与基板上表面讯号输入端电连接的第一组焊垫；上层积体电路具有形成复数个第三组焊垫的上端面及下端面；封胶层系设于基板上表面上，并覆盖住上、下层积体电路及复数条第一、二组导线；其特征在于所述的下层积体电路第二表面形成复数个经复数条第二组导线与上层积体电路的第三组焊垫电连接的第二组焊垫；上层积体电路以其下端面固定于下层积体电路的第二表面上。
2.根据权利要求1所述的整合式积体电路堆叠组件，其特征在于所述的基板下表面复数个讯号输出端形成有球栅阵列金属球。
3.根据权利要求1所述的整合式积体电路堆叠组件，其特征在于所述的下层积体电路的第二表面上复数个第一、二组焊垫系以一层或多层光罩线路形成。
专利摘要一种整合式积体电路堆叠组件。为提供一种具有电性整合效果、缩短讯号传递距离、提高讯号传递速度、降低产品高度的半导体组件，提出本实用新型，它包括具上、下表面基板、下层积体电路、上层积体电路及封胶层；基板上、下表面分别设有复数个讯号输入、出端；下层积体电路具有固定于基板的上表面上的第一表面及形成复数个第一、二组焊垫第二表面；上层积体电路具有形成复数个第三组焊垫的上端面及固定于下层积体电路的第二表面上的下端面；复数条第一、二组导线分别电连接于下层积体电路的第一组焊垫与基板的讯号输入端之间及上层积体电路的第三组焊垫与下层积体电路的第二组焊垫之间；封胶层覆盖住基板、上、下层积体电路及复数条第一、二组导线。
文档编号H01L25/065GK2590178SQ02295030
公开日2003年12月3日 申请日期2002年12月30日 优先权日2002年12月30日
发明者辛宗宪 申请人:胜开科技股份有限公司