专利名称：沟槽式电容器的结构及其制造方法
技术领域：
本发明涉及一种半导体器件的制造方法，特别地涉及一种沟槽式电容器(Deep trench Capacitor)的结构及其制造方法。
背景技术：
在动态随机存储器(DRAM)中，电容器是其藉以储存数据的心脏，电容器所储存的电荷越多，在读取数据时越不易受噪声影响(如α粒子所产生的软错记(Soft Errors))，更可能会缩短动态随机存储器的刷新(Refresh)频率。
但是，当半导体工艺进入深亚微米(Deep Sub-Micron)工艺时，器件尺寸也随着逐渐缩小，对以往的动态随机存储器结构而言，也代表着可做为电容器的空间愈来愈小。所以如何保持电容器具有足够的电容量，成为0.25微米以下半导体工艺的重要课题。
动态随机存储器(DRAM)电容器的结构主要分成两种，其一为堆栈式电容器(Stack Capacitor)，另一则为深沟槽式电容器(Deep Trench Capacitor)，而不论是堆栈式电容器或是深沟槽式电容器，在半导体器件尺寸缩减的要求下，其制造的技术上均遭遇到越来越多的困难。
其中，堆栈式电容器技术是传统半导体电容器制造的主要方法，目前普遍用于增加堆栈式电容器表面积的方法有半球晶粒(Hemi-Spherical Grain，HSG)工艺，以及改变电容器结构，如冠状(Crown)、鰭状(Fin)、柱状(Cylinder)、或是延伸状(Spread)等结构。
然而，尽管堆栈式电容器的技术较为普遍，但对内存器件尺寸缩小的趋势而言，其平坦化(Planarization)的问题是必须要克服的。
另一方面，由于深沟槽式电容器是制造在基底的中，因此不易产生平坦化的问题，而较有利于在内存器件尺寸缩小时的制作。
参照图1，惯用的沟槽式电容器108由位于基底100中的下电极102、位于下电极102之上的上电极106、以及位于上电极106与下电极102之间的介电层104所构成。
对在上述沟槽式电容器108而言，由于电容器108仅有单一接面的介电层104作为电容的储存使用，因此，电容器108的电容储存量仍然无法获得大幅提升。故在器件尺寸设计的限制下，欲使用上述电容器来制造电容量为256兆位或甚至千兆位以上的电容器，仍然是一件相当困难的事。
发明内容
有鉴于此，本发明的一个任务是提供一种沟槽式电容器的结构及其制造方法，可以大幅增加电容器的表面积，从而能够得到电容量为256兆位或甚至千兆位以上的电容器。
本发明的另一任务是提供一种沟槽式电容器的结构及其制造方法，可以在器件尺寸缩小之际，仍然能够得到大储存量的电容器。
本发明提出一种沟槽式电容器的制造方法，此方法在基底中形成一沟槽后，在沟槽底部的基底中形成一掺杂区，且部分掺杂区延伸至沟槽侧壁。接着在沟槽内依序形成第一介电层、第一导电层及第二介电层，其中第一介电层、第一导电层及第二介电层均未填满沟槽。接着，去除部分第二介电层、第一导电层及第一介电层，只留下位于沟槽侧壁上的第二介电层、第一导电层及第一介电层。然后，在沟槽侧壁上形成第三介电层，并在沟槽内依序形成第二导电层及第四介电层，其中第二导电层及第四介电层均未填满沟槽。接着，在沟槽内填入材料层，其中材料层的顶面低于沟槽的顶面。然后，去除高于材料层的第一介电层、第一导电层、第二介电层、第三介电层、第二导电层及第四介电层。接着，去除材料层，再分别在沟槽侧壁及暴露的第二导电层上形成第五介电层及第六介电层。然后，在沟槽内填入第三导电层，其中第三导电层与第一导电层电连接。
上述第一导电层、第三导电层、第四导电层构成沟槽式电容器的上电极；且第二导电层及掺杂区构成沟槽式电容器的下电极。因此，上电极可分为上电极本体(第四导电层)与多个突出部(第一导电层、第三导电层)两部分；且下电极可分为下电极本体(沟槽底部的基底中的掺杂区、第二导电层)与多个突出部(延伸至沟槽侧壁的掺杂区、第二导电层)两部分。其中，上电极的突出部与下电极的突出部交互排列，而介电层(第一介电层、第二介电层、第三介电层、第四介电层、第五介电层、第六介电层)则形成于上电极与下电极之间。由于，上电极的突出部与下电极的突出部彼此交叉排列，因此上电极与下电极之间的面积增大了，因而可以增加沟槽电容器的电荷储存量。
而且，在上述沟槽式电容器的制造方法中，也可以在沟槽内依序形成第二导电层及第四介电层的步骤之后与在沟槽内填入材料层的步骤之前，进行刻蚀步骤去除部分第二导电层及第四介电层，而只留下沟槽侧壁的第二导电层及第四介电层。然后，依序进行在沟槽内依序形成第一介电层、第一导电层及第二介电层的步骤至在沟槽内依序形成第二导电层及第四介电层的步骤。接着重复去除部分第二导电层及第四介电层的步骤、在沟槽内依序形成第一介电层、第一导电层及第二介电层的步骤至在沟槽内依序形成第二导电层及第四介电层的步骤，再进行后续的步骤，而可以形成由具有多个突出部的下电极与具有多个突出部的上电极所构成的沟槽式电容器。
由于本发明的沟槽式电容器的导电层及介电层以原子层化学气相沉积法所沉积而成，因此，各导电层及介电层的厚度很薄，如此即可在器件尺寸设计的限制下，获得具有多个导电层及介电层的电容器，进而可以增加电容器的电容量。
本发明另提出一种沟槽式电容器，此沟槽式电容器是由下电极、上电极与介电层所构成。下电极设置在基底中，且下电极是由下电极本体与多个第一突出部所构成。第一突出部的第一末端连接下电极本体，第一突出部的第二末端从下电极朝一第一方向延伸。上电极设置在基底中，且位于与下电极相对的位置上。上电极是由上电极本体与多个第二突出部所构成。第二突出部的第一末端连接上电极本体，第二突出部的第二末端从上电极本体朝一第二方向延伸。第二方向与第一方向相反，且第二突出部与第一突出部交互排列。介电层则设置在上电极及下电极之间。
由于在本发明的沟槽式电容器中，上电极的多个突出部与下电极的多个突出部为交互排列的形式，因此，可在不增加器件尺寸的情形下，通过改变前述突出部的尺寸及数量，即可大幅增加上电极与下电极之间的面积，而可以增加沟槽电容器的储存量。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明。
图1所示为惯用的沟槽式电容器的结构的剖面示意图；
图2至图11所示为本发明的一优选实施例的沟槽式电容器制造流程的示意图；以及图12所示为本发明的一优选实施例的沟槽式电容器的结构的剖面示意图。
附图标号说明100、200、300基底102、302下电极104、306介电层106、304上电极108沟渠式电容器200a表面202沟渠204掺杂区226领氧化物层206a、206b第一介电层208a、208b第一导电层210a、210b第二介电层212a、212b第三介电层214a、214b第二导电层216a、216b第四介电层218材料层220第五介电层222第六介电层224第三导电层228第四导电层230第五导电层302a下电极本体302b、304b突出部304a上电极本体304c导体层
具体实施例方式
图2至图11所示为本发明的一优选实施例的沟槽式电容器制造流程剖面图。
首先，参照图2，设置一基底200，然后在基底200中形成沟槽202及掺杂区204。掺杂区204形成在沟槽202底部的基底200中，而且部分延伸至沟槽202侧壁。
沟槽202的形成步骤例如是先在基底200表面形成一图案化的掩模层(未示出)，此图案化的掩模层的材料例如是氮化硅，形成图案化的掩模层的方法例如是先以化学气相沉积法(Chemical Vapor Deposition，CVD)形成一掩模层覆盖在基底200上，再进行一光刻工艺，以在此掩模层中形成图案。然后，进行一刻蚀工艺，以在基底200中形成沟槽202。在基底200中刻蚀出沟槽202的方法，例如是干法刻蚀法。沟槽202的宽度例如是2600左右，且在下述的说明中，各构件的尺寸以沟槽202的宽度为基准进行说明。
掺杂区204的形成步骤例如是在沟槽202内形成一层掺杂绝缘层(未示出)，此掺杂绝缘层的材料例如是杂质为砷离子的氧化硅层，形成掺杂绝缘层的方法例如是以原位(In-Situ)掺杂离子的方式，利用化学气相沉积法形成的。然后，在沟槽204底部形成一层光致抗蚀剂层(未示出)，其中光致抗蚀剂层并未填满沟槽202，且光致抗蚀剂层的表面位于基底200表面之下。接着，去除高于光致抗蚀剂层的部分掺杂绝缘层。去除掺杂绝缘层的方法例如是湿法刻蚀法，以缓冲氢氟酸(Buffer HF，BHF)或稀释的氢氟酸(Diluted HF，DHF)为刻蚀剂。然后，在沟槽202的侧壁上形成间隙壁(未示出)，间隙壁的材料例如是以四-乙基-邻-硅酸酯(Tetra Ethyl Ortho Silicate，TEOS)/臭氧(O3)为反应气体源利用化学气相沉积法所形成的氧化硅。去除光致抗蚀剂层后，对基底200进行一热处理，使掺杂绝缘层中的杂质扩散进入基底200中而形成一掺杂区204。然后，去除沟槽202内的掺杂绝缘层与沟槽202侧壁上之间隙壁。去除掺杂绝缘层与间隙壁的方法例如是湿法刻蚀法，以缓冲氢氟酸(Buffer HF，BHF)或稀释的氢氟酸(Diluted HF，DHF)为刻蚀剂。
接着，参照图3，在沟槽202内形成一层共形的第一介电层206a，其材料例如是氮化物、氧化物。具体而言，第一介电层206a的材料例如是氧化铝或氮化硅。第一介电层206a的形成方法例如是原子层化学气相沉积法(Atomic Layer Chemical Vapor Deposition，ALCVD)或低压化学气相沉积法(Low Pressure Chemical Vapor Deposition，LPCVD)。另外，第一介电层206a的厚度例如是100至300左右。
然后，在第一介电层206a上形成一层共形的第一导电层208a，其材料例如是抗氧化金属化合物、抗氮化金属化合物，优选前述材料的耐热温度至少需高于1200℃。具体而言，第一导电层208a的材料例如是氮化钛。第一导电层208a的形成方法例如是原子层化学气相沉积法或低压化学气相沉积法。另外，第一导电层208a的厚度例如是100至200左右。
接着，在第一导电层208a上形成一层共形的第二介电层210a，其材料例如是氮化物、氧化物。具体而言，第二介电层210a的材料例如是氧化铝或氮化硅。第二介电层210a的形成方法例如是原子层化学气相沉积法或低压化学气相沉积法。另外，第二介电层210a的厚度例如是50至150左右。
然后，参照图4，去除部分第二介电层210a、第一导电层208a及第一介电层206a，只留下位于沟槽202侧壁上的第二介电层210b、第一导电层208b及第一介电层206b。其中，去除部分第二介电层210a、第一导电层208a及第一介电层206a的方法包括非等向性刻蚀法，其例如是等离子刻蚀法、反应性离子刻蚀法等。
接着，参照图5，在基底200上形成一层共形的第三介电层212a，以覆盖暴露的基底200、掺杂区204、第一介电层206b、第一导电层208b及第二介电层210b。第三介电层212a的材料例如是氮化物、氧化物。具体而言，第三介电层212a的材料例如是氧化铝或氮化硅。第三介电层212a的形成方法例如是原子层化学气相沉积法或低压化学气相沉积法。另外，第三介电层212a的厚度例如是50至150左右。
然后，参照图6，去除部分第三介电层212a，只留下位于沟槽202侧壁上的第三介电层212b。其中，去除部分第三介电层212a的方法包括非等向性刻蚀法，其例如是等离子刻蚀法、反应性离子刻蚀法等。
接着，参照图7，在基底200上形成一层共形的第二导电层214a，以覆盖暴露的基底200、掺杂区204、第一介电层206b、第一导电层208b、第二介电层210b及第三介电层212b。第二导电层214a的材料例如是多晶硅等可氧化(或可氮化)的材料。第二导电层216a的形成方法例如是原子层化学气相沉积法或低压化学气相沉积法。另外，第二导电层214a的厚度例如是200至500左右。
接着，在第二导电层214a上形成一层共形的第四介电层216a，其材料例如是氮化物、氧化物。具体而言，第四介电层216a的材料例如是氧化铝或氮化硅。第四介电层216a的形成方法例如是原子层化学气相沉积法或低压化学气相沉积法。另外，第四介电层216a的厚度例如是50至150左右。
然后，在沟槽202内填入材料层218，且此材料层218的顶面低于沟槽202的顶面(亦即，基底200的表面200a)。此材料层218的材料例如是光致抗蚀剂材料。此材料层218的形成方法例如是先在第四介电层216a的上涂覆一层光致抗蚀剂层(未示出)，且此光致抗蚀剂层填满沟槽202，然后回刻蚀光致抗蚀剂层，直到光致抗蚀剂层顶面低于沟槽202的顶面为止。当然，材料层218的材料也可以是其它材料。
接着，参照图8，去除高于材料层218的第一介电层206b、第一导电层208b、第二介电层210b、第三介电层212b、第二导电层214a及第四介电层216a。去除的方法包括非等向性刻蚀法，其例如是等离子刻蚀法、反应性离子刻蚀法等。
然后，参照图9，去除材料层218。去除材料层218的方法例如是干法刻蚀法、湿法刻蚀法、或是先以干法刻蚀法去除部分光致抗蚀剂层后，再以湿法刻蚀法去除残留的光致抗蚀剂层等。接着，在沟槽202侧壁形成第五介电层220以及在暴露的第二导电层214b的表面形成第六介电层222。形成第五介电层220及第六介电层222的方法例如是氧化法或氮化法。此时，由于第一导电层208b由抗氮化或抗氧化的耐高温材料所构成，且利用第一导电层208b和第二导电层214b的抗氮化或抗氧化的能力的差异，因而，在第一导电层208b的表面不易产生氮化物或氧化物，而可轻易与后续的第三导电层224电连接。然而，为了完全防止暴露的第一导电层208b受到氧化或氮化，而使第一导电层208b无法与后续的第三导电层224电连接，也可进行一短时间的刻蚀步骤，利用等离子刻蚀或反应性离子刻蚀法去除可能形成在第一导电层208b上的极薄的氧化层(或氮化层)。
接着，参照图10，在沟槽202内填入第三导电层224，其中第三导电层224的顶面低于沟槽202的顶面(亦即，基底200的表面200a)，且第三导电层224与第一导电层208b电性接触。此时，第三导电层224覆盖了第一导电层208b、第二介电层210b、第三介电层212b、第六介电层222、第四介电层216b。第三导电层224的材料例如是多晶硅、金属硅化物、金属化合物等。第三导电层224的形成方法例如是化学气相沉积法或物理气相沉积法。
然后，参照图11，去除高于第三导电层224的第五介电层220，以暴露出沟槽202侧壁。其中，去除第五介电层220的方法例如是湿法刻蚀法。接着，在暴露的沟槽202侧壁上形成领氧化物层(Collar Oxide)226。领氧化物层226的形成方法例如是热氧化法或化学气相沉积法。然后，去除部分领氧化层226以暴露出第三导电层224的表面，去除部分领氧化层226的方法包括非等向性刻蚀法，其例如是等离子刻蚀法、反应性离子刻蚀法等。
接着，形成第四导电层228填满沟槽202，其中第四导电层228与第三导电层224电性接触。第四导电层228的材料例如是多晶硅、金属硅化物、金属化合物等。第四导电层228的形成方法例如是化学气相沉积法或物理气相沉积法。
然后，进行回刻蚀，去除沟槽202外的第四导电层228，并暴露出沟槽202顶部的部份侧壁。接着，形成第五导电层230填满沟槽202，其中第五导电层230与第四导电层228电接触。第五导电层230的材料例如是多晶硅、金属硅化物、金属化合物等。第五导电层230的形成方法例如是化学气相沉积法或物理气相沉积法。
由于，第一导电层208b、第三导电层224、第四导电层228、第五导电层230构成沟槽式电容器的上电极；且第二导电层214b及掺杂区204构成沟槽式电容器的下电极。因此，上电极可分为上电极本体(第四导电层228、第五导电层230)与多个突出部(第一导电层208b、第三导电层224)两部分；且下电极可分为下电极本体(沟槽202底部基底200中的掺杂区204、第二导电层214b)与多个突出部(延伸至沟槽侧壁的掺杂区204、第二导电层214b)两部分。其中，上电极的突出部与下电极的突出部交互排列，而介电层(第一介电层206b、第二介电层210b、第三介电层212b、第四介电层216b、第五介电层220、第六介电层222)则设置在上电极与下电极之间。后续完成沟槽式电容器的工艺为本领域技术人员所周知，在此不再赘述。
在上述实施例中，本发明的沟槽式电容器的导电层及介电层以原子层化学气相沉积法所沉积而成，因此，各导电层及介电层的厚度很薄，如此即可在器件尺寸设计的限制下，形成由多个导电层及介电层组成的沟槽式电容器，进而可以增加电容器的电容量。
而且，在上述实施例中，下电极以形成四个突出部为例作说明，上电极以形成三个突出部为例作说明，当然本发明也可以在图7的步骤中，在基底200上依序形成一层共形的第二导电层214a与一层共形的第四介电层216a后，去除部分的第二导电层214a与第四介电层216a(如图7所示区域A的第二导电层214a与第四介电层216a)后，只留下位于沟槽202侧壁上的第二导电层214a与第四介电层216a。其中，去除部分第二导电层214a与第四介电层216a的方法包括非等向性刻蚀法，例如是等离子刻蚀法、反应性离子刻蚀法等。接着，进行图3至图7的步骤。然后重复去除部分的第二导电层214a与第四介电层216a的步骤与进行图3至图7的步骤，再进行后续(图8至图11)的步骤，而可以形成包括具有四个以上突出部的下电极与具有三个以上突出部的上电极的沟槽式电容器。
上述内容说明了根据本本发明的沟槽式电容器的制造方法，接着根据说明本发明的沟槽式电容器的结构。
图12所示为根据本发明的沟槽式电容器的结构剖面图。参照图12图，在基底300中形成有根据本发明的沟槽式电容器。而根据本发明的沟槽式电容器是由下电极302、上电极304、与介电层306所构成。
下电极302设置在基底300中，其例如是由下电极本体304a与多个突出部304b所构成。下电极本体304a设置在基底300中。多个突出部302b的一端与下电极本体302a连接，而多个突出部302b的另一端则从下电极本体302a往第一方向延伸。且突出部302b的形状例如是矩形、多边形、不规则形状等的凸块。
上电极304设置在基底300中，且位于下电极302的相对位置上，其例如是由上电极本体304a、导体层304c与多个突出部304b所构成。上电极本体304a设置在下电极302上方。导体层304c设置在上电极本体304a上方且与上电极本体304a连接。多个突出部304b的一端与上电极本体304a连接，而多个突出部304b的另一端则从上电极本体304a往第二方向延伸，且第二方向为第一方向的相反方向。因此，上电极304的突出部304b与下电极302的突出部302b交互排列。其中突出部304b的形状例如是矩形、多边形、不规则形状等的凸块。
介电层306则设置于上电极304及下电极302之间。
在上述的沟槽式电容器中，上电极的多个突出部与下电极的多个突出部为交互排列的形式，因此，可在不增加器件尺寸的情形下，通过改变前述突出部的尺寸及数量，即可大幅增加电容器的表面积，进而大幅增加电容器的储存量。
而且，在上述实施例中，下电极302以具有四个突出部为例作说明，当然也可视实际需要而设置不同个数的突出部。同样的，上电极304以具有三个突出部为例作说明，当然也可视实际需要而设置不同个数的突出部。
虽然本发明已通过一优选实施例说明如上，然而其并非用以限定本发明。本领域技术人员，在不脱离本发明的精神和范围内，可以对本发明做出各种调整及改进，因此要求将按所附权利要求将此类调整及改进归于本发明的范围之内。
权利要求
1.一种沟槽式电容器的制造方法，该方法包括(a)设置一基底；(b)在该基底中形成一沟槽；(c)在该基底中形成一掺杂区，该掺杂区位于该沟槽底部的该基底中，且该掺杂区的一部分延伸至该沟槽侧壁；(d)在该沟槽内依序形成一第一介电层、一第一导电层及一第二介电层且该第一介电层、该第一导电层及该第二介电层均未填满该沟槽；(e)去除部分该第二介电层、该第一导电层及该第一介电层，只留下位于该沟槽侧壁上的该第二介电层、该第一导电层及该第一介电层；(f)在该沟槽侧壁上形成一第三介电层，且该第三介电层未填满该沟槽；(g)在该沟槽内依序形成一第二导电层及一第四介电层，且该第二导电层及该第四介电层均未填满该沟槽；(h)在该沟槽内填入一材料层，且该材料层的顶面低于该沟槽的顶面；(j)去除高于该材料层的该第一介电层、该第一导电层、该第二介电层、该第三介电层、该第二导电层及该第四介电层；(j)去除该材料层；(k)在该沟槽侧壁上形成一第五介电层，且在暴露的该第二导电层形成一第六介电层；以及(l)在该沟槽内形成一第三导电层，且该第三导电层与该第一导电层电接触。
2.如权利要求1所述的沟槽式电容器的制造方法，其中该第一导电层的材料从由抗氧化金属化合物、抗氮化金属化合物等所组成的一组中选取一种。
3.如权利要求1所述的沟槽式电容器的制造方法，其中该第一导电层的耐热温度高于1200℃。
4.如权利要求1所述的沟槽式电容器的制造方法，其中该第一导电层的材料包括氮化钛。
5.如权利要求1所述的沟槽式电容器的制造方法，其中形成该第五介电层及该第六介电层的方法选自氧化法与氮化法之一。
6.如权利要求1所述的沟槽式电容器的制造方法，其中形成该第三介电层的方法包括在该基底上形成共形的该第三介电层；以及去除部分该第三介电层，只留下位于该沟槽侧壁上的该第三介电层。
7.如权利要求1所述的沟槽式电容器的制造方法，其中在步骤(1)之后，还包括在该沟槽侧壁上形成一领氧化物层；以及形成一第四导电层填满该沟槽。
8.如权利要求1所述的沟槽式电容器的制造方法，其中形成该第一介电层、该第二介电层、该第三介电层、该第四介电层、该第一导电层及该第二导电层的方法包括原子层化学气相沉积法。
9.如权利要求1所述的沟槽式电容器的制造方法，其中形成该第一介电层、该第二介电层、该第三介电层、该第四介电层、该第一导电层及该第二导电层的方法包括低压化学气相沉积法。
10.如权利要求1所述的沟槽式电容器的制造方法，其中在步骤(g)之后与步骤(h)之前还包括(m)去除部分该第二导电层及该第四介电层，只留下位于该沟槽侧壁上的该第二导电层与该第四介电层；(n)进行步骤(d)至步骤(g)；以及重复步骤(m)与步骤(n)。
11.如权利要求1所述的沟槽式电容器的制造方法，其中该材料层的材料包括光致抗蚀剂材料。
12.一种沟槽式电容器，该沟槽式电容器包括一下电极，该下电极设置在一基底中，该下电极包括一下电极本体，该下电极本体设置在该基底中；以及多个第一突出部，该第一突出部的第一末端连接该下电极本体，且该第一突出部的第二末端从该下电极朝一第一方向延伸；一上电极，该上电极设置在该基底中，且该上电极位于该与下电极相对的位置上，该上电极包括一上电极本体，该下电极本体设置在该基底中；以及多个第二突出部，该第二突出部的第一末端连接该上电极本体，且该第二突出部的第二末端从该上电极本体朝一第二方向延伸，且该第二突出部与该第一突出部交互排列；以及一介电层，该介电层设置在该上电极及该下电极之间。
13.如权利要求12所述的沟槽式电容器，其中该第二方向为该第一方向的相反方向。
14.如权利要求12所述的沟槽式电容器，其中该第一突出部的形状选自在矩形、多边形、不规则形状的凸块所组成的一组中的一种。
15.如权利要求12所述的沟槽式电容器，其中该第二突出部的形状选自在矩形、多边形、不规则形状的凸块所组成的一组中的一种。
全文摘要
一种沟槽式电容器，此沟槽式电容器是由下电极、上电极与介电层所构成。下电极设置在基底中，且下电极是由下电极本体与多个第一突出部所构成。第一突出部的一末端连接下电极本体，第一突出部的另一末端从下电极朝一第一方向延伸。上电极设置在基底中，且位于与下电极相对的位置上。上电极是由上电极本体与多个第二突出部所构成。第二突出部的一末端连接上电极本体，第二突出部的另一末端从上电极本体朝一第二方向延伸。第二方向与第一方向相反，且第二突出部与第一突出部交互排列。介电层则设置在上电极与下电极之间。
文档编号H01L27/108GK1516265SQ0310105
公开日2004年7月28日 申请日期2003年1月8日 优先权日2003年1月8日
发明者梁誉赢 申请人:茂德科技股份有限公司