专利名称：半导体器件的生产方法
技术领域：
本发明涉及一种半导体器件的生产方法，并且特别涉及一种具有高应力迁移(SM)阻力的半导体器件的生产方法。
背景技术：
传统上，主要采用铝作为硅半导体衬底上形成的LSI电路的布线材料。另一方面，近年来，随着半导体集成电路集成度的增加和处理速度的提高，作为布线材料，铜正得到越来越多的注意，因为与铝比较，铜具有较低的电阻和较高的电迁移(EM)阻力。此外，已经采用电解电镀法作为形成铜膜的方法，因为这种方法能够利用铜膜容易和充分地填满沟或孔。
图6A至图6D是说明半导体器件常规生产方法的截面图。特别地，这些图说明形成铜线的常规方法的各个步骤。
首先，如图6A所示，在一个其上形成一个半导体元件(未示出)的半导体衬底1上，形成第一绝缘膜2，它包括埋置在其中的第一铜线3。然后，在第一绝缘膜2上形成第二绝缘膜4。其后，在第二绝缘膜4中，形成孔5，以便到达第一铜线3，并且形成线沟6，与孔5连通。
其次，如图6B所示，通过在包括孔5和线沟6的底和壁的第二绝缘膜4的整个表面上进行溅射，顺次地形成一个具有约30nm厚度的钽(Ta)势垒膜7，和一个具有约150nm厚度的铜(Cu)籽晶层8。
其次，如图6C所示，用电解电镀法淀积铜膜9，以便完全填满孔5和线沟6。其后，为了使铜膜9稳定，在200℃下将铜膜9退火约60分钟。结果，使籽晶层8和铜膜9成为一体(以下，将籽晶层8和铜膜9成为一体而形成的合成膜简称为“铜膜9”)。
其次，用化学机械抛光(CMP)法除去铜膜9和势垒膜7伸到线沟6之外的部分。结果，如图6D所示，在势垒膜7上的孔5和线沟6中，形成第二铜线9A。
在图6A至图6D说明的常规铜线形成方法中，由于应力迁移(SM)而出现一些问题。
本发明人研究了这些问题并发现了它们的原因。特别是，本发明人发现在形成铜线以后的步骤中，例如在铜线上淀积氮化硅膜或层间电介质的步骤中，或在烧结工艺步骤中，晶片被加热，使得铜膜再结晶，从而在铜膜中形成空洞。例如，在图6D步骤形成第二铜线9A之后，在第二铜线9A上顺次地形成氮化硅膜10和第三绝缘膜(层间电介质)11的情况下，因为上述机制，所以在第二铜线9A中形成空洞12。结果，降低了半导体器件的产品成品率。此外，即使在半导体器件作为最终产品出厂之后，也会由于半导体器件工作期间产生的热而在铜线中形成空洞，从而降低半导体器件的可靠性。为了避免在镀铜以后的步骤中以及在半导体器件工作期间形成空洞，一种可能方法是在电镀铜膜之后立即使铜膜充分退火。然而，在图6C的步骤中用电解电镀法将孔5和线沟6用铜膜9填满之后，在300℃下将铜膜9退火约60分钟的情况下，出现图8所示的问题。也就是说，因为退火温度过高，在铜膜9设置在孔5和线沟6内的部分中，形成空洞13。
如上所述，常规方法包含一种权衡关系。也就是说，如果在镀铜之后立即进行退火的温度过高，则在退火步骤中形成空洞。另一方面，如果退火温度低，则在后续步骤或在半导体器件工作期间形成空洞。
发明内容
鉴于上述情况，本发明的目的是通过避免由于应力迁移而出现缺陷，来改善布线可靠性，并提高半导体器件的产品成品率。
为了实现上述目的，按照本发明的第一种生产半导体器件的方法包括以下步骤在一个具有晶体结构的势垒膜上非外延生长第一导电膜；在第一导电膜上形成第二导电膜；以及加热第一导电膜和第二导电膜，使第一导电膜和第二导电膜成为一体而形成第三导电膜。
按照第一种生产半导体器件的方法，第一导电膜是在一个具有晶体结构的势垒膜上非外延生长的，因此在第一导电膜和其上形成的第二导电膜两者中，晶粒尺寸小且能态高。因此，第一导电膜和第二导电膜各自容易以小激活能，即在低温下，结晶，所以不会形成空洞。此外，由于第一导电膜的晶粒尺寸小，所以在与下面的势垒膜的晶体结构建立晶格匹配的同时，进行第一导电膜的结晶。因此，改善了势垒膜与第一导电膜之间的附着，并且因此能使第一导电膜和第二导电膜结晶，以形成第三导电膜但不形成空洞。即使在后续步骤或在半导体器件工作期间对第三导电膜加热，也会因为第三导电膜已经充分结晶而抑制第三导电膜的再结晶。结果，避免在第三导电膜中形成空洞。也就是说，当将这样形成的第三导电膜用作布线时，避免由于应力迁移而出现缺陷，从而改善布线可靠性，并提高半导体器件的产品成品率。
按照本发明的第二种生产半导体器件的方法包括以下步骤在一个具有晶体结构的势垒膜上淀积第一导电膜；在第一导电膜上形成第二导电膜；以及加热第一导电膜和第二导电膜，使第一导电膜和第二导电膜成为一体而形成第三导电膜，其中第一导电膜的厚度设置为等于或小于第一导电膜与第二导电膜总厚度的1/4。
按照第二种生产半导体器件的方法，在具有晶体结构的势垒膜上形成的第一导电膜(例如籽晶层)的厚度是第一导电膜和其上形成的第二导电膜(例如电镀膜)总厚度的1/4。采用这样结构，在第一导电膜和第二导电膜上进行加热处理时，在不使用可能引起空洞形成的高温的情况下，第一导电膜和第二导电膜充分结晶以形成第三导电膜。此外，即使在后续步骤或在半导体器件工作期间对第三导电膜加热，也会因为第三导电膜已经充分结晶而抑制第三导电膜的再结晶。结果，避免在第三导电膜中形成空洞。也就是说，当将这样形成的第三导电膜用作布线时，避免由于应力迁移而出现缺陷，从而改善布线可靠性，并提高半导体器件的产品成品率。
按照本发明的第三种生产半导体器件的方法包括以下步骤在一个具有晶体结构的势垒膜上淀积第一导电膜；在第一导电膜上形成第二导电膜；以及加热第一导电膜和第二导电膜，使第一导电膜和第二导电膜成为一体而形成第三导电膜，其中第一导电膜的厚度设置为等于或小于120nm。
按照第三种生产半导体器件的方法，在具有晶体结构的势垒膜上形成的第一导电膜(例如籽晶层)的厚度等于或小于120nm。因此，在第一导电膜和其上形成的第二导电膜(例如电镀膜)上进行加热处理时，在不使用可能形成空洞的高温的情况下，第一导电膜和第二导电膜充分结晶，以形成第三导电膜。此外，即使在后续步骤或在半导体器件工作期间对第三导电膜加热，也会因为第三导电膜已经充分结晶而抑制第三导电膜的再结晶。结果，避免在第三导电膜中形成空洞。也就是说，当将这样形成的第三导电膜用作布线时，避免由于应力迁移而出现缺陷，从而改善布线可靠性，并提高半导体器件的产品成品率。
在第一种至第三种生产方法的每一种方法中，第一导电膜和第二导电膜各自优选地由铜或主要含铜的金属形成。
采用这样的材料，能够形成具有高电迁移(EM)阻力的低电阻铜布线。
在第一种至第三种生产方法的每一种方法中，第三导电膜的电阻率优选地等于或小于1.9μΩ·cm。
在第一种至第三种生产方法的每一种方法中，在第一导电膜和第二导电膜成为一体之前，包括第一导电膜和第二导电膜的分层膜的电阻率优选地等于或大于2.2μΩ·cm。
在第一种至第三种生产方法的每一种方法中，优选地在等于或低于第一导电膜的熔点的绝对温度的1/3的温度下，进行生长(淀积)第一导电膜的步骤。
在第一种至第三种生产方法的每一种方法中，优选地在等于或低于第三导电膜的熔点的绝对温度的1/2的温度下，进行加热第一导电膜和第二导电膜的步骤。
在第一种至第三种生产方法的每一种方法中，势垒膜可以是钽膜或钽合金膜。在这种情况下，当钽膜或钽合金膜的晶体结构是β结构时，获得以下效果。特别地，当第一导电膜和第二导电膜由铜或主要含铜的合金形成时，因为β结构的钽的晶体结构和铜的晶体结构类似，所以容易在势垒膜上形成第一导电膜和第二导电膜。
在第一种至第三种生产方法的每一种方法中，生长(淀积)第一导电膜的步骤可以包括用物理汽相淀积法或化学汽相淀积法形成第一导电膜的步骤。
在第一种至第三种生产方法的每一种方法中，形成第二导电膜的步骤可以包括用化学汽相淀积法或电镀法形成第二导电膜的步骤。
在第一种至第三种生产方法的每一种方法中，优选地在等于或低于200℃的温度下，进行加热第一导电膜和第二导电膜的步骤。
采用这样的布置，因为对第一导电膜和第二导电膜进行低温退火，所以第一导电膜和第二导电膜各自充分结晶而不形成空洞。
在第一种至第三种生产方法的每一种方法中，优选地在绝缘膜中设置的一个凹入部分的壁上形成势垒膜；生长(淀积)第一导电膜的步骤优选地包括在凹入部分中的势垒膜上形成第一导电膜以便凹入部分被填充到其中间深度的步骤；形成第二导电膜的步骤优选地包括在凹入部分中的第一导电膜上形成第二导电膜以便凹入部分被完全填满的步骤；并且在加热第一导电膜和第二导电膜使第一导电膜和第二导电膜成为一体而形成第三导电膜的步骤之后，该方法还优选地包括除去第三导电膜伸到凹入部分之外的部分从而形成凹入部分中的布线的步骤。
采用这样的布置，能够确实形成高度可靠的埋置布线。
如上所述，按照本发明，在具有结晶性的势垒膜上淀积一个薄籽晶层，从而即使在低温下对导电膜进行加热处理，也使籽晶层上形成的导电膜充分结晶，从而不会形成空洞。此外，即使在后续步骤或在半导体器件工作期间对导电膜加热，也会因为导电膜已经充分结晶而抑制导电膜的再结晶。结果，避免在导电膜中形成空洞。也就是说，当将这样形成的第三导电膜用作布线时，避免由于应力迁移而出现缺陷，从而改善布线可靠性，并提高半导体器件的产品成品率。
图1表示在籽晶Cu层的厚度为50nm、100nm和150nm的各种情况下，在退火之前电镀Cu膜的薄层电阻值和在退火之后电镀Cu膜的薄层电阻值。
图2表示对于具有不同厚度的各种籽晶Cu层，在电镀Cu膜退火前和退火后之间电镀Cu膜的薄层电阻值的变化。
图3表示对于籽晶Cu层的厚度为150nm和100nm的各自情况下，对由电镀Cu膜制成的通路布线进行的SM阻力测试(通路电阻的高温存储测试(250℃))的结果。
图4A至图4C是说明按照本发明实施方式的半导体器件生产方法各步骤的截面图。
图5A至图5C是说明按照本发明实施方式的半导体器件生产方法各步骤的截面图。
图6A至图6D是说明半导体器件的常规生产方法各步骤的截面图。
图7说明半导体器件的常规生产方法的问题。
图8说明半导体器件的常规生产方法的问题。
具体实施例方式
(本发明的基本原理)本发明的特征在于在一个具有晶体结构的势垒膜上非外延生长一个薄的第一导电膜(例如籽晶层)，其后，在第一导电膜上淀积第二导电膜(例如电镀膜)。
首先，描述在一个具有晶体结构的势垒层上非外延生长一个籽晶层。如果在一个具有一定晶体结构的势垒膜上非外延生长籽晶层，换句话说，如果在低于外延生长温度的温度下淀积籽晶层，使得籽晶层处于不完全晶体状态，而不具有外延生长的坚硬晶体结构，则势垒膜上的籽晶层在被淀积的时候不具有充分的结晶性。也就是说，淀积籽晶层，使其具有相对非晶膜状态。其后，在籽晶层上淀积电镀膜。然后，进行退火步骤，以使籽晶层和电镀膜成为一体，并且由籽晶层和电镀膜成为一体而形成的导电膜完全结晶。这里，用小的激活能，即在低温下，就使籽晶层和电镀膜各自容易结晶。这是因为在籽晶层和其上形成的电镀膜两者中，晶粒尺寸小，因此能态高。
此外，因为势垒膜在退火之前已经具有晶体结构，所以在上述退火步骤中，使势垒膜上形成的籽晶层结晶，以便与势垒膜晶体结构具有晶格匹配，并且使籽晶层上形成的电镀膜结晶，以便与籽晶层晶体结构具有晶格匹配。也就是说，通过进行结晶以便与相邻晶格建立匹配，能用较小结晶能量形成稳定的晶体结构。因此，势垒膜与籽晶层之间的附着得以改善，并且因此能使籽晶层和电镀膜结晶而不形成空洞。应该注意，理想的是用一种能与籽晶层和电镀膜容易地建立晶格匹配的结晶材料制成势垒膜。
现在，描述在一个具有晶体结构的势垒膜上淀积薄籽晶膜所获得的效果。特别地，本发明人检查了籽晶Cu层的厚度与由于退火而引起的电镀Cu膜的电阻减小之间的关系，以便阐明应力迁移现象。本发明人的检查结果描述如下。
图1表示在籽晶Cu层的厚度为50nm、100nm和150nm的各种情况下，在退火之前测量的电镀Cu膜(准确地说，包括势垒膜、籽晶Cu层和电镀Cu膜的分层膜)的薄层电阻值，和在退火之后测量的Cu膜(准确地说，包括势垒膜及使籽晶Cu层和电镀Cu膜成为一体而形成的Cu膜在内的分层膜)的薄层电阻值。应该注意，电镀Cu膜的厚度是如此确定的，以便籽晶Cu层和电镀Cu膜的总厚度总是700nm。
如图1所示，当籽晶Cu层的厚度是50nm时，在退火之前电镀Cu膜的薄层电阻值是0.0330mΩ/mm2，而在退火之后Cu膜的薄层电阻值是0.0266mΩ/mm2。根据测得的薄层电阻值计算Cu膜的电阻率。在退火之前电镀Cu膜的电阻率结果是2.31μΩ·cm的高值，而在退火之后Cu膜的电阻率结果是1.86μΩ·cm的低值。可见与退火之前Cu膜的电阻率值比较，退火之后Cu膜的电阻率值更接近于Cu单晶膜的电阻率值，即1.7μΩ·cm。
当籽晶Cu层的厚度是100nm时，在退火之前电镀Cu膜的薄层电阻值是0.0321mΩ/mm2，而在退火之后Cu膜的薄层电阻值是0.0265mΩ/mm2。根据测得的薄层电阻值计算Cu膜的电阻率。在退火之前电镀Cu膜的电阻率结果是2.25μΩ·cm的高值，而在退火之后Cu膜的电阻率结果是1.86μΩ·cm.的低值。同样在这种情况下，可见与退火之前Cu膜的电阻率值比较，退火之后Cu膜的电阻率值更接近于Cu单晶膜的电阻率值，即1.7μΩ·cm。
然而，当籽晶Cu层的厚度是150nm时，在退火之前电镀Cu膜的薄层电阻值是0.0321mΩ/mm2，而在退火之后Cu膜的薄层电阻值是0.0277mΩ/mm2。根据测得的薄层电阻值计算Cu膜的电阻率。在退火之前电镀Cu膜的电阻率结果是2.18μΩ·cm，与籽晶Cu层的厚度是50nm或100nm的情况比较，这个电阻率比较低。在退火之后Cu膜的电阻率结果是1.93μΩ·cm，与籽晶Cu层的厚度是50nm或100nm的情况比较，这个电阻率比较高。由此可见，对于具有150nm厚度的籽晶Cu层，退火之后Cu膜的电阻率值与Cu单晶膜电阻率值1.7μΩ·cm之间的差比较大。
由此可见，在某种程度上籽晶Cu层的厚度小，退火之后Cu膜的电阻值大为减小，即退火之后Cu膜的结晶继续进行，以便和单晶Cu的晶体状态具有类似的晶体状态。另一方面，当籽晶Cu层的厚度大时，退火之后Cu膜的电阻率没有足够减小，并且相对于退火之前电镀Cu膜的电阻率变化不大。也就是说，发现在退火之后Cu膜的结晶不完全。
在此，当膜的电阻率高时，意味着膜的晶粒尺寸小，并且电子在晶粒边界扩散。也就是说，具有较小晶粒尺寸的膜具有较高能态。因此，仅用一些(即不大)量的激活能，就使相邻晶粒容易地结合，并且因此使晶粒尺寸增加，使得得到的晶体结构和单晶体的晶体结构类似。
如上所述，由于退火之前的晶粒尺寸变小，即由于退火之前的电阻率变高，所以能在较低退火温度下使晶粒尺寸增加。结果，有可能形成一层具有低电阻率值的膜，这个低电阻率值接近单晶体的电阻率值。特别地，退火之前Cu电镀膜的电阻率等于或大于2.2μΩ·cm，并且等于或小于2.7μΩ·cm是理想的。退火之后Cu膜的电阻率等于或大于1.7μΩ·cm，并且等于或小于1.9μΩ·cm是理想的。
图2表示对于具有不同厚度的各种籽晶Cu层，在150℃的相对低温下将电镀Cu膜退火120分钟，在退火前与退火后之间电镀Cu膜的薄层电阻值的变化。应该注意，电镀Cu膜的厚度是这样确定的，以便籽晶Cu层和电镀Cu膜的总厚度总是700nm。在图2中，水平轴表示籽晶Cu层的厚度，而垂直轴表示电镀Cu膜的电阻的降低率(＝(1-Rafter/Rbefore)×100[％])。误差棒表示电阻的降低率的最大值和最小值。这里，Rbefore是退火之前电镀Cu膜的薄层电阻值，而Rafter是退火之后Cu膜的薄层电阻值。图2所示的电阻降低率是在晶片表面上225个位置处测得的电阻降低率的平均值。如图2所示结果可见，随着籽晶Cu层厚度的增加，电阻降低率减小。当籽晶Cu层的厚度等于或小于120nm时，电阻降低率几乎不受籽晶Cu层厚度的影响，并且稳定在比较高的水平上。
由以上结果可以看出，当籽晶Cu层(第一导电膜)的厚度减小时，退火之后的Cu膜(第三导电膜)的薄层电阻减小率增加，并且退火之后的Cu膜的电阻率减小。考虑到电阻率与晶粒边界的密度相关，退火之后的Cu膜(第三导电膜)的晶粒尺寸随籽晶Cu层(第一导电膜)的厚度减小而增加。应该注意，在籽晶Cu层的厚度为120nm或更小范围之内时，退火之后Cu膜的薄层电阻减小率一般恒定。另一方面，当籽晶Cu层的厚度为150nm时，退火之后Cu膜的薄层电阻减小率小，并且退火之后Cu膜的电阻率比较高。这意味着退火之后Cu膜的晶体生长不充分。在这种情况下，由于在电镀以后的加热处理期间产生的热，或在半导体器件工作期间产生的热，估计Cu膜的晶体生长继续进行，并且因此，Cu膜的体积收缩。结果，在退火之后的Cu膜中形成空洞。
图3表示对于籽晶Cu层的厚度为150nm和100nm的各自情况下，对由电镀Cu膜制成的通路布线进行SM阻力测试(通路电阻的高温存储测试(250℃))的结果。应该注意，电镀Cu膜的厚度是这样确定的，以便籽晶Cu层和电镀Cu膜的总厚度总是500nm。此外，在图3中，对于籽晶Cu层的厚度为150nm和100nm的各自情况下，SM阻力测试的结果用分别对两个晶片各自获得的失效率(任意单位a.u.)来表示。
特别地，如图3所示，当籽晶Cu层的厚度为150nm，即约为电镀Cu膜和籽晶Cu层总厚度的1/3时，失效率高达约0.8a.u.。另一方面，当籽晶Cu层的厚度为100nm，即约为电镀Cu膜和籽晶Cu层总厚度的1/5时，失效率低至约为0.1a.u.。也就是说，可见失效率随籽晶Cu层的厚度减小而大为减小。
应该注意，上述通过减小籽晶层厚度而获得的效果，是在与势垒膜、第一导电膜和第二导电膜的材料类型无关、与各导电膜的形成方法无关的情况下实现的。上述理由如下所述。
按照本发明，在一个具有结晶性的势垒膜上淀积一层薄籽晶层(第一导电膜)，从而使第一导电膜上形成的第二导电膜(例如电镀膜)的结晶性减小。换句话说，在籽晶层上形成第二导电膜，使其更加具有非晶状态。另一方面，由于籽晶层本身具有某些结晶性，所以籽晶层本身的结晶性(取向)随籽晶层厚度的增加而增加。结果，在籽晶层上形成的电镀膜的结晶性(取向)也增加，并且因此，在退火步骤中，难以进行导电膜的结晶而同时与相邻膜建立晶格匹配。因此，由于能通过减小籽晶层的厚度来降低籽晶层上形成的导电膜的结晶性(取向)，所以在形成导电膜之后通过进行加热处理(优选地，低温加热处理)，能使导电膜的晶体结构设定在最稳定的结构。结果，在后续步骤或在半导体器件工作期间，即使对导电膜例如电镀膜加热，也不会出现晶体的异常生长。因此，能抑制空洞的形成。
如上所述，本发明的目的是消除在用电镀或类似工艺形成导电膜之后立即进行高温处理，并且抑制空洞的形成。为此，按照本发明，在一层具有结晶性的势垒膜上淀积一层薄籽晶层。采用这种特点，即使在形成导电膜之后立即在低温下进行加热处理，也能使导电膜充分结晶。
特别地，将在具有结晶性的势垒膜上形成的籽晶Cu层的厚度设置为等于或小于电镀Cu膜和籽晶Cu层总厚度的1/4，或设置为等于或小于120nm。结果，在电镀之后立即进行200℃或更低的低温退火，使电镀Cu膜充分结晶。采用这样布置，抑制了使电镀Cu膜和籽晶Cu层成为一体而形成的Cu膜的再结晶(Cu原子的迁移)，即抑制了Cu膜体积的变化(收缩)。因此，抑制空洞的形成。
(实施方式)以下，就所用布线材料为Cu的例子，描述按照本发明的实施方式的半导体器件的生产方法，采用这个例子，本发明的效果是最显著的。
图4A至图4C和图5A至图5C是说明按照本发明实施方式的半导体器件生产方法各步骤的截面图。
首先，如图4A所示，在一个其上形成一个半导体元件(未示出)的半导体衬底101上，形成第一绝缘膜102，它包括埋置其中的由铜制成的第一布线103。应该注意，虽然没有示出，但是在第一布线103与第一绝缘膜102之间形成一个钽势垒膜。然后，在第一绝缘膜102上形成第二绝缘膜104。其后，在第二绝缘膜104中，形成孔105，以便到达第一铜线103，并且形成线沟106，与孔105连通。
其次，如图4B所示，通过在包括孔105和线沟106的底和壁的第二绝缘膜104的整个表面上进行溅射，淀积一个具有晶体结构的势垒膜107，例如具有约30nm厚度的钽(Ta)膜。然后，通过在势垒膜107上溅射，非外延式生长一层籽晶层108，例如具有约100nm厚度的铜(Cu)膜。
其次，如图4C所示，例如通过电解电镀法，淀积一个导电膜109，例如具有约600nm厚度的铜膜，以便完全填满孔105和线沟106。其后，为了使籽晶层108和铜膜109稳定，在等于或高于100℃且等于或低于200℃的温度，例如在150℃将籽晶层108和铜膜109退火约120分钟。结果，如图5A所示，使籽晶层108和铜膜109成为一体(其后，将籽晶层108和导电膜109成为一体而形成的合成导电膜简称为“导电膜109”)。
其次，例如使用CMP法，将导电膜109和势垒膜107伸到线沟106之外的部分除去。结果，如图5B所示，在孔105和线沟106中的势垒膜107上形成第二铜线109A。
其次，如图5C所示，在第二绝缘膜104和第二布线109A的上表面上顺次地形成氮化硅膜110和第三绝缘膜111。
按照本发明，在具有结晶性的势垒膜107上非外延生长籽晶层108。因此，在籽晶层108和其上形成的导电膜109两者中，能态随晶粒尺寸减小而变高。因此，仅用不会引起空洞形成的小激活能，即在低温下，就能使籽晶层108和导电膜109容易地结晶。此外，由于籽晶层108的晶粒尺寸小，所以在与置于其下的势垒膜107的晶体结构建立晶格匹配的同时，籽晶层108的结晶继续进行。因此，改善了势垒膜107与籽晶层108之间的附着，并且因此使籽晶层108和导电膜109两者结晶而不形成空洞。
特别地，在势垒膜107上形成的籽晶层108的厚度(例如100nm)等于或小于籽晶层108和其上形成的导电膜109总厚度(例如700nm)的1/4，或等于或小于120nm。因此，为了使导电膜109稳定，即使在低温下(特别地，在等于或高于100℃且等于或低于200℃的温度)进行加热处理，也能使导电膜109充分结晶。换句话说，在导电膜109形成之后立即进行加热处理，而不使用可能会形成空洞的高温，能使导电膜109充分结晶。此外，即使在后续步骤(例如，在淀积氮化硅膜110或第三绝缘膜111的步骤)或在半导体器件工作期间，对构成布线的导电膜109(与籽晶层108成为一体)加热时，因为导电膜109已经充分结晶，所以能抑制导电膜109的再结晶。因此，避免在导电膜109中形成空洞。也就是说，因为避免了由于应力迁移而出现缺陷，所以改善了布线可靠性，并提高了半导体器件的产品成品率。
此外，按照本实施方式，在用电解电镀法形成导电膜109之后立即在150℃低温下进行加热处理，自然不会由于加热处理而在导电膜109中形成空洞。此外，在退火步骤之后进行CMP步骤，以便除去导电膜109和势垒膜107伸到线沟106之外的部分，因而避免在势垒膜107与导电膜108之间界面处膜的剥离。这是因为，平面化是利用CMP在籽晶层108和电镀膜(退火前的导电膜109)以这样的次序结晶并同时与势垒膜107的结晶性建立晶格匹配从而使这些膜成为一体之后进行的。
应该注意，在考虑确实实现本发明的上述效果时，在退火之前，优选地使籽晶层108的厚度与籽晶层108和导电膜109总厚度的比等于或高于1/30，且等于或低于1/4，或者籽晶层108的厚度等于或大于20nm，且等于或小于120nm。
然而，即使籽晶层的厚度等于或小于籽晶层和其上形成的导电膜总厚度的1/4，在与籽晶层的厚度相比导电膜的厚度过大的情况下，也会出现下列问题。也就是说，在这种情况下，薄籽晶层的非晶形态不会延伸到厚导电膜，并且因此难以使导电膜均匀地结晶。换句话说，即使在籽晶层具有比较高的非晶形态时，导电膜也形成为一个具有不完全和不同类结晶性的膜。结果，为了充分实现籽晶层和导电膜的均匀结晶化，与一般退火处理比较，需要在形成导电膜之后以较高温度进行退火。然而，这样会在导电膜中形成空洞。
因此，在本实施方式中，优选地使籽晶层108的厚度与籽晶层108和导电膜109总厚度的比等于或小于1/4，并且使在籽晶层108上形成的导电膜109的厚度在预定范围内，以便能通过低温退火(特别是，在等于或高于100℃且等于或低于200℃的温度下进行加热处理)使导电膜109的整体均匀地结晶。
此外，在本实施方式中，优选地在等于或高于籽晶层108熔点的绝对温度的1/10，且等于或低于籽晶层108熔点的绝对温度的1/3的温度，进行淀积籽晶层108的步骤。采用这种设置，在膜形成期间抑制了晶体生长，并且因此能淀积籽晶层108使其处于更加非晶状态。淀积籽晶层108以使其为非晶状态的方法例如包括物理汽相淀积法、化学汽相淀积法、无电电镀法(electroless plating method)等。特别地，当使用化学汽相淀积法时，与其他方法比较，即使在高温下也能形成非晶状籽晶层。特别地，当用化学汽相淀积(CVD)法淀积导电膜时，各种杂质的原子陷入导电膜，从而抑制导电膜的晶体生长。因此，即使在比较高的温度下，也限制导电膜的结晶过程，所以，即使在高于导电膜熔点的绝对温度的1/4的温度下，也能形成非晶状导电膜。
此外，在本实施方式中，加热籽晶层108和导电膜109以使这些层108和109成为一体的步骤，优选地是在等于或高于籽晶层108和导电膜109一体化而形成的导电膜109(即退火后获得的导电膜109)的熔点的绝对温度1/5、且等于或低于这个绝对温度的1/2的温度下进行的。采用这种设置，即使在比较低的温度下，也有可能更改导电膜109使其具有坚硬晶体结构，因为在紧接淀积籽晶层108和导电膜109的步骤之后导电膜109已经在某种程度上结晶。此外，在已经具有一定晶体结构的导电膜109中，在低温下比较慢地进行结晶，从而能在和相邻膜良好附着的情况下，完成使籽晶层108和导电膜109成为一体而形成的膜的结晶，而不会使导电膜109与其相邻层之间一旦建立的晶格匹配劣化。
此外，在本实施方式中，籽晶层108和导电膜109的材料不限于任何特定材料。然而，籽晶层108和导电膜109优选地各自由铜或主要含铜的金属制成。采用这样的材料，能形成具有高电迁移(EM)阻力的低电阻铜布线。
此外，在本实施方式中，势垒膜107的材料不限于任何特定材料。势垒膜107例如可以是钽膜、钽合金膜或其他类似膜。在势垒膜107的至少一个表面部分由β结构的钽膜或β结构的钽合金膜形成的情况下，能获得以下效果。在籽晶层108和导电膜109各自由铜或主要含铜的合金制成的情况下，能在势垒膜107上容易地形成籽晶层108和导电膜109，因为β结构的钽的晶体结构以及β结构的钽合金的晶体结构与铜的晶体结构类似。
此外，在本实施方式中，用于形成籽晶层108的方法不限于任何特定方法。例如，籽晶层108可以用物理汽相淀积法或化学汽相淀积法形成。
此外，在本实施方式中，用于形成导电膜109的方法不限于任何特定方法。例如，可以用化学汽相淀积法或电镀法形成导电膜109。在以导电膜109填满孔或沟的情况下，优选地用电解电镀法形成导电膜109。采用这样的布置，使孔或沟确实地由导电膜109填满。
本发明的应用不限于上述实施方式。然而应该注意，当将本发明用于形成如上述实施方式所示的埋置铜线时，本发明的上述效果是最显著的。
权利要求
1.一种用于生产半导体器件的方法，包括以下步骤在一个具有晶体结构的势垒膜上非外延式生长第一导电膜；在第一导电膜上形成第二导电膜；以及加热第一导电膜和第二导电膜，使得第一导电膜和第二导电膜成为一体而形成第三导电膜。
2.根据权利要求1的方法，其中生长第一导电膜的步骤包括用物理汽相淀积法或化学汽相淀积法形成第一导电膜的步骤。
3.根据权利要求1的方法，其中形成第一导电膜的步骤包括淀积第一导电膜，以及将第一导电膜的厚度设置为等于或小于第一导电膜和第二导电膜总厚度的1/4。
4.根据权利要求1的方法，其中形成第一导电膜的步骤包括淀积第一导电膜，以及将第一导电膜的厚度设置为等于或小于120nm。
5.根据权利要求1的方法，其中第一导电膜和第二导电膜各自由铜或主要含铜的金属形成。
6.根据权利要求1的方法，其中第三导电膜的电阻率等于或小于1.9μΩ·cm。
7.根据权利要求1的方法，其中在第一导电膜和第二导电膜成为一体之前，包括第一导电膜和第二导电膜的分层膜的电阻率等于或大于2.2μΩ·cm。
8.根据权利要求1的方法，其中生长第一导电膜的步骤是在等于或低于第一导电膜的熔点的绝对温度的1/3的温度下进行的。
9.根据权利要求1的方法，其中加热第一导电膜和第二导电膜的步骤是在等于或低于第三导电膜的熔点的绝对温度的1/2的温度下进行的。
10.根据权利要求1的方法，其中加热第一导电膜和第二导电膜的步骤是在等于或低于200℃的温度进行的。
11.根据权利要求1的方法，其中势垒膜是钽膜或钽合金膜。
12.根据权利要求11的方法，其中钽膜或钽合金膜的晶体结构是β结构。
13.根据权利要求1的方法，其中形成第二导电膜的步骤包括用化学汽相淀积法或电镀法形成第二导电膜的步骤。
14.根据权利要求1的方法，其中在一个绝缘膜中设置的一个凹入部分的壁上形成势垒膜；形成第一导电膜的步骤包括在凹入部分中的势垒膜上形成第一导电膜使得凹入部分被填充到其中间深度的步骤；形成第二导电膜的步骤包括在凹入部分中的第一导电膜上形成第二导电膜使得凹入部分被完全填满的步骤；并且该方法在加热第一导电膜和第二导电膜使得第一导电膜和第二导电膜成为一体而形成第三导电膜的步骤之后，还包括将第三导电膜伸到凹入部分之外的部分除去从而在凹入部分中形成布线的步骤。
全文摘要
本发明提供一种生产半导体器件的方法。在该方法中，在一层具有晶体结构的势垒膜上形成第一导电薄膜之后，在第一导电膜上形成第二导电膜。其后，加热第一导电膜和第二导电膜使得第一导电膜和第二导电膜成为一体而形成第三导电膜。根据本发明的方法，由于避免了由于应力迁移而出现缺陷，所以改进了布线可靠性，提高了半导体器件的产品成品率。
文档编号H01L21/768GK1489188SQ03155900
公开日2004年4月14日 申请日期2003年8月26日 优先权日2002年8月26日
发明者平尾秀司, 原田刚史, 二井一志, 岸田刚信, 池田敦, 辻和则, 信, 史, 志 申请人:松下电器产业株式会社