专利名称：双镶嵌式开口结构的制作方法
技术领域：
本发明是有关于一种制造半导体导电元件的方法，特别是有关于一种双镶嵌式开口结构的制作方法。
背景技术：
随着集成电路中元件密度的增加，元件的体积越来越小、线的宽度也越来越窄，因此对于良好线路连接的需求也越来越大。同时，随着集成电路制造的快速发展，后段制造进入深次微米元件领域，后段制造(back-end-of-line，BEOL)愈来愈受到重视，它们整合了愈来愈多含接触孔栓塞的镶嵌内连线的双镶嵌(dual-damascene)内连线技术，以进行先进的金属内连线接合作业。然而，金属内连线所造成的RC延迟严重影响元件操作的速度。改善RC延迟的方法可以采用低介电常数(low-k dielectricmaterials)的材料作为多层金属内连线之间的绝缘层，借以降低金属层之间的寄生电容大小，增加金属内连线密度；另一个可行的方法是选用高导电率的金属材料。
即使传统的内连线连接已足以应用于许多元件上，然而对极高密度的集成电路而言，细且长的导线的每单位长度的电阻仍会变得意外的高，使得高导电率的线路连结元件的表现受到限制。
铝在短且宽的导电特性上可作为理想的金属内连线，然而在细且长的导线的应用上其电阻就会太高。此外，钨亦常作为金属内连线，但在制造技术上，将钨填于小的介电层接触孔隙中却很困难。
早期IC制造不愿采用铜作为金属连接线是因为铜的扩散系数很高，其与硅或二氧化硅接触后会很快扩散到基材，产生深层能阶的问题。此外铜本身易氧化，在低温下易与其它材料反应，以及铜缺乏有效的干式蚀刻技术，这些原因限制铜金属的发展。但是随着材料与制造技术的进步，各种扩散障碍层不断被研究，镶嵌式金属化制程以及铜化学机械研磨技术的成功，使这些问题得以解决。
基于上述限制，公知镶嵌式金属化制造是使用两道微影及蚀刻制造过程，以制成含接触孔栓塞的镶嵌式金属内连线，步骤较为繁复，且于两道微影及蚀刻制造过程之间会有光阻残留的问题，致使制造成本增加。
图1A、图1B、图1C、图1D和图1E显示了公知镶嵌式内连线的制作方法如图1A所示，提供一形成有第一金属层11的半导体基底10，形成一第一介电层12于上述半导体基底10上，之后形成一蚀刻停止层13于第一介电层12上。
如图1B所示，形成一第二介电层14于蚀刻停止层13上，然后形成具接触孔开口图案的第一光阻层15，并以第一光阻层15为罩幕，依序蚀刻第二介电层14、蚀刻停止层13、以及第一介电层12，以形成接触孔开口16。
如图1C所示，接着形成具内连线开口图案的第二光阻层17，并以第二光阻层17为罩幕，蚀刻第二介电层14，形成内连线开口18与双镶嵌式开口结构19。
如图1D和图1E所示，形成第二金属层20于介电层14上并填入已形成的接触孔开口19及内连线开口18。将第二金属层20平坦化，将多出的金属层磨平，露出第二介电层14，以形成想要的含接触孔栓塞的双镶嵌内连线21。
在上述传统制程中，由于接触孔开口及内连线开口于不同蚀刻步骤中形成，因此需要额外的蚀刻停止层，此蚀刻停止层乃由高介电系数的材料所构成，形成于介电层之间，会导致内层介电层的寄生电容增加，进而使元件在运作时的RC延迟增加。
美国专利第6498092号揭示三种形成含接触孔栓塞的双镶嵌式金属内连线的方法，分别为先接触孔开口蚀刻、先内连线开口蚀刻、以及接触孔开口与内连线开口同时蚀刻的方法。然而这三种方法皆需使用蚀刻停止层，无法完全避免内层介电层间寄生电容的增加，而使元件在运作时的RC延迟增加。
美国专利第6271593号亦揭示一种由高导电率金属材料所制造的双镶嵌式金属内连线的方法，然而其使用了多层介电层增加了制造的复杂度，致使制造成本增加。再者，其利用高介电系数的介电层作为蚀刻停止层，亦无法避免元件在运作时RC延迟的问题。
发明内容
本发明的目的在于提供一种双镶嵌式开口结构的制造方法，该制造方法可简化制造步骤，降低制造成本。
本发明的另一目的在于提供一种使用本发明的双镶嵌式开口结构的双镶嵌式金属内连线的制造方法，可避免元件在运作时的RC延迟问题。
为了实现上述目的，本发明双镶嵌式开口结构的制作方法，包括下列步骤提供一形成有介电层的半导体基底，之后形成一具有接触孔开口图案的第一光阻层于上述介电层上，然后再形成一牺牲层于第一光阻层上，且填入上述接触孔开口图案，形成一具有内连线图案的第二光阻层于牺牲层上，且第二光阻层露出接触孔开口图案上方的牺牲层，再以第二光阻层为罩幕蚀刻牺牲层，以将内连线开口图案转移至牺牲层。再以第二光阻层为罩幕，依序蚀刻第一光阻层与介电层，以将内连线开口图案转移至介电层，形成一内连线开口，并沿接触孔开口图案蚀刻介电层，以于介电层中形成接触孔开口。最后形成一导电层于已形成内连线开口图案及接触孔开口图案的介电层上，以及将导电层平坦化，露出介电层，以形成双镶嵌式开口结构。
所述的双镶嵌式开口结构的制作方法，介电层材料是由包括二氧化硅(SiO2)、硼硅玻璃(borosilicate glass；BSG)、硼磷硅玻璃(borophosphatesilicate glass；BPSG)、氟掺杂玻璃(fluorosilicate glass；FSG)或四乙氧基硅酸盐(tetraethyl-ortho-silicate；TEOS)其中任一单层或多层材料所制成。
所述的双镶嵌式开口结构的制作方法，第一及第二光阻层为含硅光阻(chemically amplified silicon resist)，或深紫外线光阻(DUV photoresist)，亦可为不同的光阻材料。
所述的双镶嵌式开口结构的制作方法，牺牲层较佳是由I-线光阻(I-line resist)或其它适合的材料所构成，例如非感光性光阻(non-photosensitive resist)。
所述的双镶嵌式开口结构的制作方法，通过蚀刻工艺参数调变所述两个光阻层蚀刻速率与牺牲层蚀刻速率的比率，调整内连线开口的深度。
所述的双镶嵌式开口结构的制作方法，在蚀刻牺牲层及第一光阻层时，该介电层的蚀刻速率与第一光阻层的蚀刻速率相当。
所述的双镶嵌式开口结构的制作方法，该牺牲层的蚀刻速率比所述两个光阻层的蚀刻速率高，其蚀刻速率比例为5-15∶1。
所述的双镶嵌式开口结构的制作方法，其进一步包括下列步骤形成一导电层于该介电层上，并填入该接触孔开口及内连线开口内；以及平坦化该导电层，露出内层介电层，以形成镶嵌式金属内连线及接触孔栓塞。
所述的双镶嵌式开口结构的制作方法，该导电层为金、铜、银、铝、及钨其中任一或其合金材料所制成。
本发明的有益效果在于提供一种双镶嵌式开口结构的制造方法，以制成含接触孔栓塞的双镶嵌式金属内连线的结构。此外本发明还提供了一种使用三层光阻的双镶嵌式金属内连线制造方法，可简化制造步骤，降低制造成本，同时，本发明提供一种不需蚀刻停止层的双镶嵌式金属内连线制造方法，可避免介电层间的寄生电容增加，进而降低使元件在运作时RC的延迟。
图1A是公知镶嵌式金属化制作方法的布置剖面图；图1B是公知形成接触孔开口的布置剖面图；图1C是公知形成含接触孔开口的双镶嵌式开口的布置剖面图；图1D是公知形成第二金属层于介电层上并填入接触孔开口及内连线开口的布置剖面图；图1E是公知平坦化后的双镶嵌式金属内连线的布置剖面图；图2A是本发明的较佳实施例的形成镶嵌式金属化制作方法的布置剖面图；图2B是本发明的形成具有接触孔开口图案的第一光阻层的布置剖面图；图2C是本发明的形成牺牲层的布置剖面图；
图2D是本发明的形成具有内连线开口图案的第二光阻层的布置剖面图。
图2E、图2F和图2G是本发明的蚀刻具有接触孔开口的内连线开口结构的布置剖面图。
图2H是本发明的具有接触孔开口的内连线开口结构的布置剖面图；图2I是本发明平坦化后的双镶嵌式金属内连线的布置剖面图。
其中，附图标记说明如下10～半导体基底；11～第一金属层；12～介电层；15～第一光阻层；16～接触孔开口；17～第二光阻层；18～内连线开口；19～双镶嵌式开口；20～第二金属层；21～镶嵌式金属内连线；22～双镶嵌式金属内连线。
101～半导体基底；102～第一金属层；103～介电层；104～第一光阻层；105～接触孔开口图案；106～牺牲层；106’～接触孔开口图案之牺牲层；107～内连线开口图案；108～第二光阻层；E1、E2～反应性离子蚀刻；109～双镶嵌式开口；110～内连线开口；111～镶嵌式金属内连线；112～双镶嵌式金属内连线。
具体实施例方式
在图2A中，提供一形成有第一金属层102的半导体基底101，如一硅基底，其上可形成任何所需的半导体元件，此处为简化起见，仅以一平整的基底101表示。然后在其上形成一介电层103。其中介电层103可由一层或多层的介电材料，如SiO2、硼硅玻璃(borosilicate glass；BSG)、硼磷硅玻璃(borophosphate silicate glass；BPSG)、氟掺杂玻璃(fluorosilicateglass；FSG)或四乙氧基硅酸盐(tetraethyl-ortho-silicate；TEOS)所制成。换言之，即作为镶嵌式金属内连线制造中的内层介电层(ILD)。
其次，如图2B、图2C和图2D所示，涂布一第一光阻层104(即含硅光阻层1或DUV1)，经曝光显影后形成一具有接触孔开口图案105的第一光阻层104于介电层103上。之后，形成一牺牲层106(如I-线光阻层)于第一光阻层104上，且填入上述接触孔图案105内。此后，再涂布一第二光阻层108(即含硅光阻层2或DUV2)，经曝光显影后形成一具有内连线图案107的第二光阻层108于牺牲层106上，且第二光阻层108露出介层窗图案下方的牺牲层106。
根据本发明的一较佳实施方式，第一及第二光阻层为含硅光阻或深紫外线光阻层，第一及第二光阻层的厚度分别为1000～5000，且第一及第二光阻层亦可以是不同光阻材料。另一方面，牺牲层较佳是由I-线光阻材料所构成，其厚度为4000～12000，或是由符合牺牲层的蚀刻速率比第一光阻层的蚀刻速率高的材料，例如非感光性光阻(non-photosensitive resist)材料。
如图2E所示，再以第二光阻层108为罩幕，以非等向性(anisotropic)蚀刻制造方式，如反应性离子蚀刻(RIE)方式或电浆蚀刻方式，较佳者为反应性离子蚀刻(RIE)方式E1，蚀刻牺牲层106，选择牺牲层106的蚀刻率远高于第二光阻层108蚀刻率的蚀刻条件，其速率比例为5-15∶1，以将内连线开口图案107转移至牺牲层106上，因为牺牲层106蚀刻率远高于第二光阻层108的蚀刻率，借由控制过蚀刻(over etching)的时间，接触孔图案105内的牺牲层106’很快被蚀刻而露出介电层103。
如图2F所示，以第二光阻层108为罩幕，借由反应性离子蚀刻(RIE)制程E2依序蚀刻第一光阻层104以及介电层103，选择牺牲层106的蚀刻率相当于第二光阻层108蚀刻率的蚀刻条件，蚀刻第一光阻层104以及介电层103。因第一光阻层104与第二光阻层108具相当的蚀刻速率，当第二光阻层108亦被蚀刻而露出牺牲层106时，即可将内连线开口图案107转移至第一光阻层104，并沿接触孔开口图案105蚀刻介电层103。
如图2G所示，以牺牲层106为罩幕，借由反应性离子蚀刻(RIE)方式蚀刻介电层103，选择介电层103蚀刻率高于第一光阻层104蚀刻率的蚀刻条件，以将内连线开口图案107转移至介电层103，并持续沿接触孔开口图案105蚀刻介电层103，直至露出底层的第一金属层102为止，以于介电层103中形成一接触孔开口109。然后去除牺牲层106与第一光阻层104，以形成双镶嵌式开口结构。
如图2I所示，以电镀法、蒸镀(evaporation)法、溅镀(sputtering)法、或有机金属化学气相沉积(MOCVD)法，较佳者为电镀法，沉积一第二导电层，如金、铜、银、铝、及钨其中任一或合金材料，较佳者为铜，于已形成具接触孔开口109及内连线开口110的介电层103上，并填入接触孔开口109及内连线开口110内，再将第二导电层施以平坦化制作，直至露出介电层，以形成含接点栓塞112的双镶嵌式金属内连线111。
上述平坦化制作是蚀回制作方式或化学机械研磨(CMP)制作方式。
由上述本发明的较佳实施方式可知，一种双镶嵌式开口结构的制作方法及其双镶嵌式金属内连线的制作方法具有较简化的制作步骤，可降低制造成本，且金属内连线的深度可通过蚀刻制程参数调变两个光阻层蚀刻速率与牺牲蚀刻速率的比率，或者借由第一光阻层的厚度调整内连线开口的深度，以达最佳化。
此外本发明亦提供一种不需蚀刻停止层的双镶嵌式内连线制造方式，可避免介电层间的寄生电容增加，进而降低元件在运作时的RC延迟。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视后附的权利要求书所界定的为准。
权利要求
1.一种双镶嵌式开口结构的制作方法，包括下列步骤提供一形成有介电层的半导体基底；其特征在于形成一具有接触孔开口图案的第一光阻层于该介电层上；形成一牺牲层于该第一光阻层上，且填入上述接触孔开口图案中；形成一具有内连线开口图案的第二光阻层于该牺牲层上，且该第二光阻层显露出该接触孔开口图案上方的牺牲层；以该第二光阻层为罩幕蚀刻该牺牲层，以将该内连线开口图案转移至牺牲层；及以该第二光阻层为罩幕，依序蚀刻该第一光阻层与该介电层，以将该内连线开口图案转移至该介电层，形成内连线开口，并沿该接触孔开口图案蚀刻该介电层，以于该介电层中形成接触孔开口。
2.如权利要求1所述的双镶嵌式开口结构的制作方法，其特征在于介电层是由二氧化硅、硼硅玻璃、硼磷硅玻璃、氟掺杂玻璃及四乙氧基硅酸盐其中任一单层或多层材料所制成。
3.如权利要求1所述的双镶嵌式开口结构的制作方法，其特征在于第一及第二光阻层是含硅光阻或深紫外线光阻。
4.如权利要求1所述的双镶嵌式开口结构的制作方法，其特征在于第一及第二光阻层是不同的光阻材料。
5.如权利要求1所述的双镶嵌式开口结构的制作方法，其特征在于牺牲层是由I-线光阻材料或非感光性光阻材料所构成。
6.如权利要求1所述的双镶嵌式开口结构的制作方法，其特征在于通过蚀刻工艺参数调变所述两个光阻层蚀刻速率与牺牲层蚀刻速率的比率，调整内连线开口的深度。
7.如权利要求1所述的双镶嵌式开口结构的制作方法，其特征在于在蚀刻牺牲层及第一光阻层时，该介电层的蚀刻速率与第一光阻层的蚀刻速率相当。
8.如权利要求1所述的双镶嵌式开口结构的制作方法，其特征在于该牺牲层的蚀刻速率比所述两个光阻层的蚀刻速率高，其蚀刻速率比例为5-15∶1。
9.如权利要求1所述的双镶嵌式开口结构的制作方法，其特征在于其进一步包括下列步骤形成一导电层于该介电层上，并填入该接触孔开口及内连线开口内；以及平坦化该导电层，露出内层介电层，以形成镶嵌式金属内连线及接触孔栓塞。
10.如权利要求9所述的双镶嵌式开口结构的制作方法，其特征在于该导电层为金、铜、银、铝、及钨其中任一或其合金材料所制成。
全文摘要
一种双镶嵌式开口结构的制作方法。包括下列步骤提供一制有介电层的半导体基底；制一具接触孔开口图案的第一光阻层于该介电层上；制一牺牲层于第一光阻层上，且填入上述接触孔开口图案；制一具内连线开口图案的第二光阻层于牺牲层上，且第二光阻层露出接触孔开口图案上方的牺牲层；以第二光阻层为罩幕蚀刻牺牲层，将内连线开口图案转移至牺牲层；以第二光阻层为罩幕，依序蚀刻第一光阻层与介电层，将内连线开口图案转移至介电层，并沿接触孔开口图案蚀刻介电层，以于介电层中形成一接触孔开口。本发明具有简化的制作步骤，可降低制造成本，并避免介电层间的寄生电容增加，降低元件在运作时的RC延迟。
文档编号H01L21/768GK1591818SQ0315604
公开日2005年3月9日 申请日期2003年8月29日 优先权日2003年8月29日
发明者吴孟韦, 梁恩山, 李铿尧, 吴素华 申请人:华邦电子股份有限公司