Mram制程中穿隧接合帽盖层、穿隧接合硬罩幕及穿隧接合堆栈种子层之材料组合的制作方法

专利名称：Mram制程中穿隧接合帽盖层、穿隧接合硬罩幕及穿隧接合堆栈种子层之材料组合的制作方法
技术领域：
一般而言，本发明系关于一种半导体装置的制造，特别是关于一种磁性随机存取内存(MRAM)装置的制造。
发明背景半导体系被广泛地使用于电子应用之集成电路中，包含了例如收音机、电视机、行动电话、以及个人计算机装置等。半导体装置的类型之一为半导体储存装置，例如动态随机存取内存(DRAM)与闪存(Flash Memory)，其系利用电荷来储存信息。
自旋电子学结合了半导体科技与磁学，是磁型装置中一项最新的发展；再自旋电子学中，是使用电子的自旋状态来表示“0”与“1”的存在，而不是使用电荷。一个这样的自旋电子装置即为一MRAM装置，其包含了位于在不同金属层间彼此不同方向的导线，该等导线夹住一磁性堆栈而形成三明治结构；该等导线，例如字符线与位线，彼此交错的位置便称为之交错点。流经该等导线其中之一的电流于该导线周围产生了磁场，并将该磁极排列为一个沿着金属线、或是该导线之特定方向；流经其它导线的电流则同样产生一个能够将磁极部分转向之磁场。表示为“0”与“1”之数字信息便可储存于磁矩排列中；而磁性组件的电阻便与其磁矩之排列有关，藉由侦测该组件的电阻状态，便能够自该组件读取所储存的状态。一般而言，记忆胞元数组便是藉由一个具有行与列的矩阵结构中之导线与交错点的放置而建构。
相较于如DRAM装置之传统的半导体记忆装置，MRAM装置所具有的优势为，MRAM装置是非挥发性的。举例而言，一个使用MRAM装置的个人计算机(PC)并不像使用DRAM装置的传统个人计算机一样需要一个很长的开机时间；而且，一MRAM装置并不需要被驱动而具有记忆该储存资料的能力。相较于现今的内存技术而言，MRAM装置具有能够淘汰开机过程、储存更多资料、更快速存取资料、以及使用更少电力之潜力。
由于MRAM装置与传统内存装置分属不同的操作，因而带来了设计与制造上的挑战。

发明内容本发明之具体实施例藉由提供材料组合来最佳化电阻存储元件蚀刻制程，达到了技术上的优势。例如在一较佳具体实施例中，系使用氮化钨(WN)材料而作为MRAM装置中的穿隧接合硬罩幕或帽盖层，及/或穿隧接合堆栈种子层。
在一个具体实施例中，一电阻半导体存储元件的制造方法包含了提供一工作部件、形成一第一中间层级介电层于该工作部件上、以及在该中间层级介电层中沉积复数第一导线。该方法亦包含了形成一种子层于该等第一导线上、形成一第一磁性层于该种子层上、以及形成一穿隧阻障层于该第一磁性层上；沉积一第二磁性层于该穿隧阻障层上、形成一帽盖层于该第二磁性层上、以及沉积一硬罩幕材料于该帽盖层上。该方法包含了图形化该硬罩幕层以形成一硬罩幕，并使用已图形化之硬罩幕来将该帽盖层、第二磁性层、与穿隧阻障层图形化，以形成复数穿隧接合。而至少沉积一帽盖层、沉积一硬罩幕材料与沉积一种子层之一包含沉积一氮化钨WN。
在另一个具体实施例中，一电阻半导体记忆装置包含了复数第一导线、一沉积于该等第一导线中至少一部分之种子层、以及一沉积于该种子层上之第一磁性堆栈；一沉积于该第一磁性堆栈上之穿隧阻障层、一沉积于该穿隧阻障层上之第二磁性堆栈、以及一沉积于该第二磁性堆栈上之帽盖层，其中至少该种子层与该帽盖层之一包含了氮化钨WN。
本发明之具体实施例所具有的优势包括了在穿隧接合硬罩幕开口反应离子蚀刻(RIE)制程中制程窗之改良、以及在接续的穿隧接合蚀刻中，具有一最佳蚀刻中止于该种子层上，以避免第一导线金属之腐蚀。
图式简单说明本发明之上述特征系藉由所伴随之图式与下列说明而更清楚被了解，其中第1图为传统MRAM装置之透视图，该装置具有排列于数组中的磁性堆栈胞元，在各记忆胞元上方与下方、用以存取该记忆胞元之字符线与位线；第2图为第1图之MRAM装置的俯视第3图为一MRAM装置的截面图；第4图至第6图系为根据本发明之不同制造阶段中的MRAM装置截面图；第7图为根据本发明之具体实施例中移除了硬罩幕之截面图；以及第8图为本发明之具体实施例于一交错点MRAM结构中之截面图，其在第一导线上方不具有氧化物层。
在不同的图式中，除非有其它说明，否则相同的组件代表符号代表了相同的部分；所有图式均为了能够清楚描述本发明较佳具体实施例而绘制，并非以尺寸大小而绘制。
具体实施例详细说明以下说明了在先前技术中的MRAM制作流程与材料，以及本发明部分具体实施例与其优势的讨论。
在典型上，为了制造MRAM装置，会将磁性金属堆栈以嵌入方式制造于集成电路后段制程(back-end-of-line，BEOL)中。一个典型的磁性堆栈包含了许多不同的金属层，且金属层之间则具有一介电薄层；举例而言，该磁性堆栈所具有的总厚度可为数十奈米(nanometer，nm)。以交错点MRAM结构而言，该磁性堆栈通常位于两金属线级的交错处，举例而言，系位于具有不同方向彼此间呈现一角度之金属层2(M2)与金属层3(M3)的交错处；典型上，该磁性堆栈的顶部与底部系分别与M(n)与M(n+1)导线层之导线接触。
习知技术中的MRAM装置10具有分别位于一第一与第二方向之导线12与22，以及包含一导电性材料，例如铝或铜，如第1图所示。一第一内层级介电(ILD)层(图中未示)系沉积于一工作部件上(图中未示)，一金属化层典型上系形成于该内层级介电层之中、以纹刻制程而形成该导线12；一磁性堆栈14则形成于导线12之上。
该磁性堆栈14典型上包含了一第一磁性层20，其包括复数材料层，例如PtMn、CoFe、Ru以及NiFe等。该第一磁性层20通常作为一硬磁层或一参考层；该第一磁性层20可包含一沉积于该第一导线层12上方之种子层(未示)，该种子层典型上包含了TaN，以避免该第一导线12在该磁性堆栈14蚀刻期间产生腐蚀。
磁性堆栈14同样包含了一介电层18，例如包括Al2O3，其系沉积于该第一磁性层20之上；该介电层18通常作为一穿隧层、穿隧阻障层或是T-阻障层。磁性堆栈14亦包含了一第二磁性堆栈16，其具有一个由与第一磁性层20相同材料所构成的多层结构，该多层结构系沉积于介电层18上方；该第二磁性层16通常作为一软磁层或自由层。该第一磁性层20、介电层18与第二磁性层16可图形化以形成磁性堆栈14。
在一个与导线12不同方向(例如垂直于导线12方向)的金属层中的导线22典型上系以纹刻方式而形成于磁性堆栈14上方，于一介电层内(图中未示)而沉积于磁性堆栈14与导线22之上。导线12与22系作用为内存数组10的字符线与位线。磁性堆栈14的膜层次序是可以反转的，举例而言，该硬磁层20能够顶部而软磁层16能够位于绝缘层18之底部；同样的，字符线12与位线22亦能够形成于磁性堆栈14的上方或下方。例如以一个像FET的MRAM设计而言，一氧化物层(图中未示)可沉积于第一导线12或第二导线22之间，该氧化物层得以被图形化而提供信道孔洞(via holes)，并接着以一导体填满，以耦合该等磁性堆栈14为一个场效晶体管(FET)。
在一个MRAM装置中，信息是储存在磁性堆栈14的软磁层或自由层16中，并需要一个磁场来储存信息；该磁场系藉由流经导线12与22的字符线与位线电流所提供；藉由施加一电压至欲加以读取的特定胞元而读取该信息，并决定该胞元的电阻值，其代表一个“1”或“0”的逻辑状态。
第3图系为MRAM装置10的剖面图，其显示了在MRAM导电性组件之间的各种绝缘层。第一导线12系藉由一第一内层级介电层24(由于介电层24无法于第3图中显示，因而以虚线表示)而与彼此之间绝缘，且第二导线22系藉由第二内层级介电层而与彼此之间绝缘；该电阻性存储元件或是穿隧接合(TJ)14、帽盖层28与硬罩幕层30系藉由一绝缘层或是TJ侧面绝缘层32而彼此绝缘。
制造一MRAM磁性堆栈14或是穿隧接合的制造需要在金属化层M(n)与M(n+1)之间使用不同的材料为其内层级介电层24/34、TJ14侧面绝缘层32、TJ14蚀刻用硬罩幕30与TJ堆栈帽盖层28。该硬罩幕30需要能够导电并在TJ14蚀刻时具有良好的稳定；TJ堆栈帽盖层28需要能够导电、保护磁性材料16不被氧化、以及提供硬罩幕30开口及/或硬罩幕30移除反应离子蚀刻(RIE)一个蚀刻中止。
为了达到一个合理的制程窗，该金属化层内层级介电层(ILD’s)24/34、TJ侧面绝缘层32、硬罩幕30与帽盖层28等四者彼此之间能够被选择性的蚀刻，因而其所使用的材料系为彼此相关的；因此，硬罩幕30对于帽盖层28、ILD 24/34对于硬罩幕30与TJ绝缘层32之间的材料选择便与不同材料之间的蚀刻选择性有关。
在MRAM制程中，典型上使用SiO2为金属化层ILD 24/34，这表示基于蚀刻选择性之考量，该TJ绝缘层32之材料应该为与SiO2不同之材料；此外，该TJ绝缘层32材料与TJ硬罩幕30材料最好接包含了一种相对于SiO2RIE具有好的蚀刻选择性之材料，例如一金属化层M3蚀刻，因此Si3N4能够被使用作为TJ绝缘层32之材料，而TiN或TaN能够被使用作为一TJ帽盖层28及/或TJ硬罩幕30；该TJ硬罩幕30最好是具有一个大约为150nm的厚度。
然而，举例而言，若使用TiN或是TaN作为硬罩幕30开口RIE，则欲对具有RIE硬罩幕30进行图形化、以及欲中止该硬罩幕30开口RIE于该帽盖层28上是会有问题的；为了达到良好的制程余裕，该TJ硬罩幕30开口RIE便需要一个精准的蚀刻中止，这是因为其有助于精确定义TJ14蚀刻制程需要执行多长的距离，才不会过度蚀刻了在TJ14下方的金属线12。
举例而言，一个薄的TJ堆栈帽盖层28包含了10nm厚之TaN，其系沉积于TJ14上方、硬罩幕30下方，如第3图所示。在此应用中，所需要的帽盖层28须具有下列性质保护TJ堆栈14之磁性材料避免氧化、在硬罩幕开口RIE中具有尽可能低的蚀刻速率、以及即使在暴露至硬罩幕30移除RIE中仍具有尽可能低的片状阻值。
典型上，帽盖层28包含了TaN，其具有1.8ohm μm之特定阻值，并相对于硬罩幕30开口RIE具有差的蚀刻选择性；这表示硬罩幕30开口RIE需要被定时或是根据结束点之侦测而执行。
典型上，在磁性堆栈14中的参考层20内之种子层包含了TaN，这在使用氯电浆蚀刻堆栈14时是不利的，因为在蚀刻穿透该TaN或是腐蚀位于下方之导线12(例如铜)之前，氯对TaN是没有蚀刻中止的。
本发明之实施例系藉由提供穿遂接合帽盖层、穿隧接合硬罩幕、与其它包含了堆栈种子层之间的复数材料组合而达成技术上的优势，其提供了改良之蚀刻制程选择性。帽盖层或硬罩幕层具有WN，其优势在于WN在氧化环境中是相当稳定的，且其对于硬罩幕开口RIE制程具有良好的蚀刻选择性。
第4图至第6图说明了根据本发明的一实施例之MRAM装置110在不同阶段的制作过程中之剖面图。第4图显示了一包含工作部件138之半导体晶圆；举例而言，该工作部件138包含一含有硅或是其它半导体材料之半导体基板，并覆盖有一绝缘层；该工作部件138亦可包含其它于前段制程(front-end-of-line，FEOL)中形成的主动组件或电路(图中未示)；例如该工作部件138亦可包含在单晶硅上的氧化硅；该工作部件138可包含其它的导电层或是半导体组件，例如晶体管、二极管等；亦能够使用化合物半导体例如GaAs、InP、或SiC、或Si/Ge来取代硅。
一适当的薄帽盖层(图中未示)可形成于该工作部件138之上，该帽盖层最好是具有一保护性材料之薄层，以避免第一导线112使用之金属扩散至该工作部件138；举例而言，在使用铜为第一导线112的情形中，除非使用帽盖层，否则铜具有扩散至其上下方的介电层之倾向；由于铜容易氧化，因此当第一导线112含有铜时，为了避免该第一导线112的氧化，帽盖层所含有的材料则不可为氧化物；该帽盖层可以含有氮化物，例如Si3N4。
第一绝缘层124(由于无法于第4图中显示，因而以虚线表示)系沉积于帽盖层上；该第一绝缘层124最好包含一内层级介电(ILD)层，例如晶圆第一内层级介电层。该第一绝缘层124最好包含二氧化硅(SiO2)，并可替代性地具有其它介电材料，例如低介电系数材料。在本发明的一个较佳具体实施例中，该ILD124最好包含一有机介电材料，例如SILK，其为道琼化学公司(Dow Chemical Company)的一项注册商标，并将于此处进一步叙述。
该第一绝缘层124系被图形化、蚀刻并填入导电性材料以形成第一导线112，例如使用一纹刻制程。图形化与填充制程可包含一个单纹刻制程或是一个双纹刻制程，即在填入该第一导线112时同时形成信道(未举例表示)；该第一绝缘层124系可微影图形化与反应离子蚀刻(RIE)而形成沟槽，其为该第一导线112即将形成之处；举例而言，该等沟槽可为0.2微米宽以及0.4至0.6微米深。
根据所使用的导电性材料，导线112可包含一随意的衬里(图中未示)；举例而言，当该第一导线112包含铜时，所使用之衬里最好是沉积于包括沿着沟槽侧面之沟槽内的晶圆表面上之含铜衬里；接着沉积导电性材料于晶圆10上以及沟槽内；第一导线112可包含最小间距(例如具有最小特征尺寸)或较大的间距。该晶圆10系以化学-机械研磨(CMP’d)以去除在该第一绝缘层124上表面上多余的导线112材料。
举例而言，该第一导线112包含之导电性材料最好含有像铜这样的金属，亦可替代性的含有如Al、TiN、Ti、W、与前述材料之组合、或是含有其它的导电性材料，而以物理气相沉积(PVD)或是化学气相沉积(CVD)沉积而成。在MRAM中的导线112最好含有铜，其具有优越的导电性，且由于铜具有良好导电性而能使用较小的导线；由于铜较难加以蚀刻，因此最好使用纹刻制程来形成含有铜之导线112；举例而言，第一导线112可为一M1或M2金属化层的一部份。
一随意之氧化物层126系沉积于该第一导线112与ILD 124之上，例如该氧化物层126最好是包含SiO2，并可选择性地包含其它的氧化物。氧化物层126在典型上是使用于像FET之MRAM结构中，其中该氧化物层126系被图形化而导体系形成于其中，以在工作部件138内耦合至下方的FET，此时该工作部件138是用来自电阻性内存组件114中读取资料。
一种子层136系沉积或形成于该氧化物层126上；在本发明的一个具体实施例中，该种子层136最好包含WN，然该种子层136亦可包含如TaN。若堆栈114沉积之种子层136包含WN，当使用一氯基化学作用于该堆栈114蚀刻时，该堆栈114蚀刻将中止于该种子层136。在中止于该种子层136后，WN可以氟基化学作用加以蚀刻。
接下来，一磁性堆栈114成形于第一导线112以及第一绝缘层124之上。该磁性堆栈114更包含一例如使用不同的化学元素比例之含有像是PtMn、CoFe、Ru、NiFe、Ni、Co以及/或是各该材料之组合之复数个材料层之第一磁性层120。
该磁性堆栈114包含一含有例如氧化铝(Al2O3)之介电层或穿隧阻障118沉积在第一磁性层120之上。该磁性堆栈114也包含一第二磁性层116沉积在该藉电层118之上，其中该第二磁性层116包含一使用与第一磁性层120相同材料之相同的复数层结构。
如第4图所示，一帽盖层140系沉积在该第二磁性层116之上。一硬罩幕材料142系沉积在该帽盖层之上。该硬罩幕材料142以及帽盖层140更包含不同的材料。在一具体实施例中，该帽盖层140包含WN而该硬罩幕材料142包含TiN或TaN。在另一个具体实施例中，其中该硬罩幕材料142更包含一大约200到2000的导电材料，而该帽盖层140更包含一例如大约75到250的材料。
一抗反射层(ARC)144更进一步系沉积在该硬罩幕材料142之上。该抗反射层例如也许包含一能量吸收有机高分子或碳材料。一阻层146系沉积在该抗反射层146之上。该阻层146系被成形而且部分的阻层系被移除以使得硬罩幕材料142的区域能直接显露。
利用该阻层146作为一罩幕，该硬罩幕材料142也随后成形，而且如同第5图所示，该阻层146以及部分的抗反射层144与硬罩幕142也被移除。如同第6图所示，该硬罩幕142系随后用来成形该堆栈114之第二磁性层116以及穿隧阻障118。一蚀刻程序例如像是反应离子蚀刻(RIE)或是离子研磨也许用来传送该第二磁性层116与该穿隧阻障118之图案而到该穿隧阻障118底下为止。该磁性穿隧接合(MJT’s)114也许是例如矩形或者是椭圆形的形状，而且也可能包含其它的形状可替换。
该第一磁性层120或其相关层相较于该第二磁性层116与穿隧阻障118具有不同的图案，而因此该第一磁性层120系成形于该堆栈114之第二磁性层116与穿隧阻障118被成形之前或之后。
在类似FET的MRAM构造中，该堆栈蚀刻的中止点并不是重要点，因为介于该堆栈114与该导线112之间的氧化层126在堆栈114的蚀刻中被当成是一缓冲层。然而，在一交错点结构中，没有氧化层126位在该堆栈114与该导线112之间，因而堆栈114的蚀刻停止点就变得很重要。在这样一个交错点胞元结构中，该第一导线被直接配置于该种子层136(如同第8图之336)之下。假如该种子层136/336系以含氯得化学物质来蚀刻或是假如该堆栈114/314之蚀刻穿透该相对很薄的种子层136/336，该内部含有铜之第一导线112/312将曝露于氯化物中将导致铜线腐蚀的剧烈风险。因此使用氯化物于种子层136/336中并且作为堆栈134/334于种子层上之蚀刻停止处是有利的。
MRAM装置110的制程系接续如第6图所示。一穿隧接合隔离层132可以沉积于MJT’s114与硬罩幕142之上。该穿隧接合隔离层132更包含一氮化物像是如Si3N4而且可能含有一替代的氧化物。该穿隧接合隔离层132系利用例如一CMP制程来平坦化，而且一第二绝缘层134系沉积在该晶圆110之上。该第三绝缘层134可能包含一内层级介电层，例如像是SiO2或其它低介电材料像是如SILKTM。
如第6图所示，一纹刻制程可能在该第二绝缘层150中第二被用来形成第二导线122。该第二导线122可能系为一金属化层之一部份，而且可能包含与该第一导线112例如相同或不同的材料。
第7图之组件标示数字如第4-6图之所标示之数字一样，其呈现本发明之一具体实施例之一截面图，其中该硬罩幕242(没有显示在图上)系在形成第二导线222之前移除。第8图呈现本发明以一具有一交错点结构之MRAM来施行之一具体实施例，其并没有氧化层126/226置放于该第一导线312之上，而相反的，一种子层336直接接触于该第一导线312。
表一揭露了硬罩幕142/242/342、TJ隔离层132/232/332、帽盖层140/240/340以及第一与第二ILD124/224/324之较佳的材料组合。更有利的是，一包含铜的种子层136/236/336可能用来搭配具体实施例1、2与3所揭露之实施例，以符合本发明之一具体实施例。
尽管在表一中之实施例1、2与3是有利的，每一个例子都提供了不同的特征。在实施例中，一包含WN的帽盖层140/240/340系因提供TiN的良好的蚀刻选择性而具有优势，而且其导电性系达到想要的程度，例如WN的0.5Ωμm的电导度相较于TaN的1.8Ωμm的电导度。第二个例子基本上系包含第一个例子之反例，其对该内层级介电层124/224/324相较于第一个例子具有较低的选择性。第三个例子该包含WN之硬罩幕材料对该内层级介电层124/224/324具有良好的选择性，该SiO2具有熟知的化学-机械研磨(CMP)相关联的制程，而且利用TiN作为帽盖层140/240/340提供一良好的选择性给该硬罩层132/242/342。更进一步来说，有机介电材料，如SILMTM的使用系为当前本领域相当普偏的技艺，因此不需要特别的制程或设备。
在本发明之其中一具体实施例中，WN系用来作为该TJ堆栈帽盖层140/240/340。WN相对于其单薄的阻抗，其在氧化的环境(如空气、氧、包含卤素等离子体等环境)中是稳定的。WN相较于TaN具有一较低特殊电阻0.5ohm μm以及开放RIE对硬罩幕142/242/342具有良好的蚀刻选择性，因为W或其合金很难在含有氯化物的等离子体中蚀刻(相对于TiN或TaN系利用含有氯化物来蚀刻)。另一方面，W及其合金可以很容易的在氟化物等离子体蚀刻以形成出图形。因为W合金很容易在氟化物等离子体中蚀刻，其使得甚至在完成金属化层M3的RIE之后，当残留的硬罩层显露出来时，也能够薄化该WN，以使其能够在不会损害在硬罩幕材料层142/242/342的TJ帽盖层之风险下降低接触阻抗。
一硬罩幕材料142/242/342开放RIE可以在WN层停止，以更有效的控制该穿隧接合(TJ)蚀刻，例如在表一中的第一个实施例。在该偏移胞元的情况下，TJ蚀刻系停止于该TJ堆栈内以维持该晶体管接触该金属薄片，例如在第6图中接触于磁性层120(未表示于图上)。
根据本发明的具体实施例，该TJ蚀刻开始点控制之改善使得该磁性层120之厚度能维持在特定规格内以使得与FET接触。在一交错点结构胞元之TJ的过度时间蚀刻的情况下，该蚀刻可以最小化以使得避免蚀刻到该金属层112/212/312 M2铜，该铜由于晶粒方向的蚀刻，可以产生一粗糙的铜表面。
利用一WN TJ堆栈帽盖层140/240/340可以改善所有制程中的曝光容忍度，尤其是在FET胞元其中在TJ蚀刻后，该残余的Mx厚度是很重要的。在此一实施例中，该硬罩幕材料142/242/342更包含一导电性的氮化物如TaN或TiN。
在另一个具体实施例中，例如表一的第二以及第三实施例，WN可以用来当作该TJ硬罩幕材料142/242/342，然而，在该情况下，该TJ堆栈帽盖层更包含一导电性的氮化物如TaN或TiN。因为该硬罩层材料142/242/342开放RIE因为该WN硬罩层材料142/242/342将会是一氟化合物的制程，所以该制程将会停止于TaN或TiN层，因为在氟化物中TiN蚀刻更少。这样组合的挑战在于WN对常用的SiO2ILD更低蚀刻选择性切断下一个金属层的蚀刻。为了克服这个问题，一有机ILD层像是如SILMTM或是聚醯胺(Polybenzoxazol)可用来取代SiO2来作为ILD材料134/234/334。
本发明这里所揭露的也包含一制造电阻性半导体记忆装置之方法，其包含提共一工作部件，形成一第一内层级介电层于该工作部件上，以及配置一复数第一导线于该第一内层级介电层内。该方法包含形成一种子层于该第一导线之上，形成一第一磁性层于该种子层之上，以及形成一穿隧阻障层于该第一磁性层之上。一第二磁性层系配置于该穿隧阻障层之上，一帽盖层系配置于该第二磁性层之上以及一硬罩层材料配置于该帽盖层之上。该方法包含置放一阻层在该硬罩幕上，将该阻层图案成形，并且移除部分的阻层以显露出该罩幕层材料之区域。该阻层系用以图形化该硬罩层材料并且形成一硬罩。该图形化之硬罩层系用以图形化该帽盖层，第二磁性层以及穿隧阻障层以形成复数个穿隧接点。该帽盖层或硬罩层以及/或是种子层包含WN。更有利的是，该硬罩层142可能包含一适合残留在完成的MRAM装置上之材料，如第6或第8图所示。或者是说，该硬罩层142在完成MRAM装置的制造之前，可以由该MJT’s214之上移除，如第7图的另一个具体实施例所示。
本发明的具体实施例之优势包含提共一良好设计的硬罩层开放蚀刻停止于一帽盖层以最佳化该穿隧接合蚀刻制程并且解决在湿蚀刻中可能由于过度蚀刻或蚀刻不足所发生的问题。本发明的具体实施例特别适用于FET胞元以及在氯化物的RIE中，尤其是针对在对于金属层或湿蚀刻没有自然的蚀刻停止点但却需要停止于穿隧阻障层之蚀刻。
本发明的具体实施例系对应于类似FET以及这里所示之交错点MRAM装置的特定应用来描述，然而，本发明的实施例也具有在其它MRAM装置设计以及其它电阻性半导体装置的应用。
尽管本发明系根据图标说明的具体实施例来描述，其并不限定本发明的具体精神。对熟悉本技艺之人士来说，本发明所图标说明之实施例以及本发明的其它实施例之不同组合以及修饰也许是显而易见的。此外，本发明的制程步骤的顺序，对熟悉本技艺之人士，在不脱离本发明的目的与精神之内可能可以轻易地重新排列。因此可以预期所附加的权利要求可能会遭遇任何这样的修饰或实施例。此外，本发明的目的并不是用来限定说明书内所提及之制程的特定实施例、制程机器、制造方法、组件组成、装置方法或步骤等。因此，下面的权利要求范围希望包含在这些目的在内的制程、机器、制造、组件组成、装置、方法以及步骤。
组件代表符号说明第1

图10 MRAM装置12 导线14 磁性堆栈16 磁性层18 介电层20 磁性层22 导线第2图10 MRAM装置12 导线14 磁性堆栈22 导线3638第3图10 MRAM装置12 导线14 磁性堆栈16 磁性层18 介电层20 磁性层22 导线24 内层级介电层2628 帽盖层30 硬罩幕32 绝缘层34 内层级介电层M(n)金属层
M(n+1)金属层第4图至第6图110 MRAM装置112 导线114 磁性堆栈116 磁性层118 穿隧阻障层120 磁性层124 介电层126 氧化物132 穿隧接合绝缘材料层134 介电层136 种子层138 工作部件140 帽盖层142 硬罩幕144 抗反射层146 阻层第7图210 MRAM装置212 导线214 磁性堆栈216 磁性层218 穿隧阻障层220 磁性层224 介电层226 氧化物232 穿隧接合绝缘材料层234 介电层236 种子层238 工作部件240 帽盖层第8图310 MRAM装置312 导线314 磁性堆栈316 磁性层318 穿隧阻障层320 磁性层324 介电层332 穿隧接合绝缘材料层334 介电层336 种子层338 工作部件340 帽盖层342 硬罩幕
权利要求
1.一种电阻性半导体记忆装置的制造方法，包含提供一工作部件；形成一第一内层级介电层于该工作部件上；配置复数第一导线于该第一内层级介电层内；形成一种子层于该第一导线上；形成一第一磁性层于该种子层上；形成一穿隧阻障层于该第一磁性层上；沉积一第二磁性层于该穿隧阻障层上；沉积一帽盖层于该第二磁性堆栈层上；沉积一硬罩幕材料于该帽盖层上；图形化该硬罩幕材料，以形成一硬罩幕；以及使用所图形化之硬罩幕来图形化该帽盖层、该第二磁性层与该穿隧阻障层，而形成复数个穿隧接合，其中沉积一帽盖层、沉积一硬罩幕材料或沉积一种子层之其一乃包含沉积WN。
2.如权利要求1之方法，其中沉积该帽盖层包含沉积WN，且其中沉积该硬罩幕材料包含沉积一导电性氮化物。
3.如权利要求1之方法，其中沉积该硬罩幕材料包含沉积WN，且其中沉积该帽盖层包含沉积一导电性氮化物。
4.如权利要求1之方法，更包含图形化该第一磁性堆栈层；以及沉积一穿隧接合绝缘材料于该复数个穿隧接合之间。
5.如权利要求4之方法，其中沉积该穿隧接合绝缘材料包含沉积Si3N4或SiO2。
6.如权利要求4之方法，其更包含沉积一第二内层级介电层于该穿隧接合绝缘材料上。
7.
8.如权利要求6之方法，其中沉积该第二内层级介电层包含沉积SiO2或一有机介电材料。
9.如权利要求1之方法，其更包含在图形化该帽盖层后，移除该硬罩幕材料。
10.如权利要求1之方法，其中沉积一硬罩幕材料包含沉积一厚度约为200至2000之导电性材料，且其中沉积该帽盖层包含沉积一厚度约为75至250之材料。
11.如权利要求1之方法，其中该电阻性半导体记忆装置包含一磁性随机存取记忆(MRAM)装置。
12.如权利要求1之方法，更包含沉积一氧化物层于该第一导线上，其中该种子层系形成于该氧化物上，其中该氧化物系耦合至一场效晶体管。
13.如权利要求1之方法，其中图形化该硬罩帽材料以形成一硬罩幕包含沉积一阻层于该硬罩幕上；图形化该阻层；移除部分阻层以暴露出该硬罩幕材料的部位；以及使用该阻层来图形化该硬罩幕材料，以形成一硬罩幕。
14.一种以权利要求1之方法所制造之电阻性半导体记忆装置。
15.一种电阻性半导体记忆装置，包含复数第一导线；一种子层，其位于该等第一导线中至少一部份上；一第一磁性层，系位于该种子层上；一穿隧阻障，系位于该第一磁性层上；一第二磁性层，系位于该穿隧阻障上；以及一帽盖层，系位于该第二磁性层上；其中至少该种子层与该帽盖层之其一乃包含WN。
16.如权利要求15之装置，其中该帽盖层包含厚度约75至250之材料。
17.如权利要求15之装置，更包含一位于该帽盖层上之硬罩幕材料，其中至少该硬罩幕材料或该帽盖层之其一乃包含WN。
18.如权利要求第17项之装置，其中该硬罩幕材料包含厚度约为200至2000之材料。
19.如权利要求第17项之装置，其中该硬罩幕材料包含WN，而该帽盖层包含一导电性氮化物。
20.如权利要求第17项之装置，其中该硬罩幕材料包含一导电性氮化物，而该帽盖层包含WN。
21.如权利要求第17项之装置，其中该种子层包含WN。
22.如权利要求15之装置，其中该电阻性半导体记忆装置包含一磁性随机存取记忆(MRAM)装置，其中该种子层、第一磁性层、穿隧阻障、与第二磁性层系被图形化以形成磁性穿隧接合(MTJ’s)
23.如权利要求22之装置，更包含位于该MTJ’s上的复数个第二导线。
24.如权利要求23之装置，更包含一工作部件，系位于该等第一导线下方；一第一内层级介电层，系位于该工作部件上，其中该第一导线系形成于该第一内层级介电层中；一穿隧接合绝缘材料，系位于在该复数MTJ’s之间的该第一内层级介电层上；以及一第二内层级介电层，系位于该穿隧接合绝缘材料之上，其中该第二导线系形成于该等第二内层级介电层中。
25.如权利要求15之装置，其中沉积该穿隧接合绝缘材料包含沉积Si3N4或SiO2，且其中沉积该第二内层级介电层包含沉积SiO2或一有机介电材料。
26.如权利要求15之装置，更包含一位于该第一导线上之氧化物，其中该种子层系形成于该氧化物之上，其中该氧化物系耦合至一场效晶体管。
27.如权利要求15之装置，其中该帽盖层包含WN。
28.如权利要求15之装置，其中该种子层包含WN。
全文摘要
本发明为一种包含了位于磁性堆栈(14)上之一帽盖层(140)与硬罩幕层(142)之电阻性记忆装置(110)及其制造方法，其中该帽盖层(140)或该硬罩幕层(142)之其一乃包含WN；一位于该磁性堆栈(14)下方的种子层(136)亦可包含WN。使用材料WN改善了在制作过程中蚀刻制程的选择性。
文档编号H01F41/30GK1647206SQ03808681
公开日2005年7月27日 申请日期2003年4月17日 优先权日2002年4月18日
发明者R·勒斯奇纳, G·斯托贾科维, X·J·宁 申请人:因芬尼昂技术股份公司