专利名称：高频打线结构的制作方法
技术领域：
本发明涉及一种高频打线结构，特别是有关于一种使用于金属框架式封装或导线架封装的高频打线结构。
背景技术：
在射频电路或高速电路中，高频打线结构中在芯片端上虽常以高频信号打线垫两侧包围有接地信号打线垫，并在封装体上提供多点接地处，而使芯片与封装体间的电气特性能够较好。但在此种情况下，高频打线结构内狭小的空间内有着密集的金属线分布，因此金属线在打线时，会有打线间距、打线弧高以及打线布局上的困扰。
且高频打线结构在封装体上上胶膜以覆盖住芯片以及金属线时，过于密集的金属线会造成胶膜促使金属线间互相接触，而使高频信号经过此高频打线结构时，有着较严重的失真情形。
请先参考图11，图11为现有封装体结构侧视的示意图。在图11中，无接脚方扁体(Quad Flat No-lead，QFN)、凸点芯片载体(bump chip carrier，BCC++)或芯片级封装(chip scale package，CSP)这些类封装组件01其胶膜03高度H很低，容易造成高频信号的失真。因此，用于射频电路或高速电路的构装组件01常会因为芯片05以及封装体01内金属线07布局过于密集，而造成最后芯片05与封装体01间的电气特性仍普遍不佳。
请再参考图1，图1绘示的是现有芯片端具有共面打线垫的高频打线结构的3D示意图。高频打线结构100主要包括有芯片110以及封装体120。本领域的普通技术人员可知，封装体120上还具有一接地面130用以承载芯片110。在此高频打线结构100中，芯片110与封装体120间的电性连接主要是依靠芯片110端上的打线垫133以打线方式连接至封装体上的金属框架引脚(lead frame)如140、150、160等。为了提高芯片110与封装体120间的电气特性，芯片110端上高频信号的打线垫133周遭包围有一个共面打线垫135。因此，高频信号自打线垫133以打线方式连接至金属框架140，再通过传输线170导入至封装体120内，接地信号自共面打线垫135并联输出且以打线方式分别连接至金属框架式引脚150、160，再通过传输线180、190接地。而高频信号藉由相邻的接地回路来缩短高频信号的接地路径，以使高频信号减少失真，提高芯片110与封装体120间的电气特性。
但由于封装体120上引脚140、150、160等的设置是通常使用业界规格化的模块加以设置。模块化的引脚140、150、160等两两相邻的间距因此固定，且大于0.5mm。因此，高频打线结构100信号间的回路仍然过大而受限影响。
现有技术为了改善上述高频打线结构100的电气特性，特别将高频信号以并联方式输出。请参考图2，图2绘示的是图1高频打线结构100改良的示意图。高频打线结构100在芯片110端上的高频信号改以并联方式输出，因此芯片110端上高频信号的打线垫133采用两打线输出方式同时连接至封装体120端的引脚140。而由于此高频打线的高频打线结构100在操作时，打线会产生很大的寄生电感，故当高频信号自芯片110端以并联方式输出至封装体120端时，寄生电感藉由并联导线而被并联。因此，芯片110与封装体120间具有较好的电容与电感匹配而得到较佳的电气特性。
但高频打线结构100如此的改良有着实施上的困难。举例来说，打线垫133与引脚140上打线面积其实不大，因此打线垫133与引脚140间的两打线必须靠的很近，且在打线时难以实施，还有将来在上胶膜时，胶膜容易使两打线接触而产生反效果。
发明内容
本发明提出使用于金属框架式封装的一种高频打线结构，可以在其打线布局时，避免打线间靠的过近，且在芯片与封装体间，可以得到较佳的电容与电感匹配，而具有较佳的电气特性。
为达到目的，本发明提供使用于金属框架式封装的一种高频打线结构，其主要包含有多个打线垫于芯片端、多个引脚以及多个传输线于封装体端。其中，高频信号的连接方式为自芯片端的一个打线垫以并联方式输出至封装体上两相邻的引脚。接地信号的连接方式为高频信号相邻有两接地回路。还有封装体端上的一条传输线为共享于用以输出高频信号的两相邻引脚。
如上所述的高频打线结构，其中在芯片端，高频信号的打线垫被两个接地的打线垫包围。
如上所述的高频打线结构，其中两相邻引脚的宽度相等。
本发明还提供一种使用于导线架封装的高频打线结构，包括有多个焊垫在芯片端；多个引脚在封装体端，其中一高频信号自芯片端一焊垫以并联方式输出至封装体端对应的两相邻引脚；至少一共享于该相邻引脚的高频信号传输线将高频信号自引脚输出至封装体外部；其中该高频信号传输线的电容值在接近该引脚端处较小。
在本发明较佳实施例中，此被共享的传输线在部分线段上具有特定的传输面积，像是此被共享的传输线的此部分线段具有较其它线段小的单位长度传输面积。举例来说，当此传输线为带有类似一长条形把手的苍蝇拍形状的平面时，苍蝇拍两侧均等的部分面积分别共享于用以输出高频信号的两相邻引脚，而长条型把手的部分线段上具有较其它线段小的单位长度表面积。
其中，长条型把手此部分线段的位置以及面积亦会影响芯片端与封装体端间的电气特性。因此本发明考虑在较佳实施例中，将此部分线段位于长条型把手在紧邻苍蝇拍的一线段上。且此部分线段为其它线段将两侧宽度缩减的长方形表面。
综上所述，本发明提出使用于金属框架式封装及导线架封装的一种高频打线结构，藉由高频信号在芯片端打线垫上以并联方式输出，且特别分别输入至封装体端上的两紧邻引脚，更特别的是此两紧邻引脚共享一传输线。因此本发明可在其打线布局时，避免打线间靠的过近，且在芯片与封装体间，可以得到较佳的电容与电感匹配，而具有较佳的电气特性。
图1是现有芯片端具有共面打线垫的高频打线结构的3D示意图；图2是图1高频打线结构100改良的示意图；图3是本发明较佳实施例的使用于金属框架式的高频打线结构示意图；图4是本发明此较佳实施例高频打线结构与图1、图2现有高频打线结构在插入损耗、返回损失上的整体比较表；
图5A、5B分别是本发明此较佳实施例高频打线结构与图1、图2现有高频打线结构在插入损耗、返回损失上的分别比较图；图6是本发明较佳实施例与图1、图2现有高频打线结构的史密斯图；图7A是本发明另一较佳实施例的示意图；图7B是传输线780的俯视图；图8是图3实施例与对照组的插入损耗、返回损失列表；图9A、9B分别是图3实施例与对照组的插入损耗、返回损失分别比较图；图10是图3实施例与对照组case II、IV的史密斯图；图11为现有封装体结构侧视图。
其中，附图标记说明如下100、300、700高频打线结构110、310芯片120、320封装体133、333打线垫135、335共面打线垫140、150、160、340、350、360、370引脚170、180、190、380、390、395、780传输线785苍蝇拍790长条型把手795线段具体实施方式
为使本发明的特征、目的及功能被更进一步的认知与了解，兹配合附图详细说明如后本发明基于一般用于射频或高速电路的高频打线结构，其为了使芯片与封装体间的电气特性能够较佳，通常将信号以并联方式输出，且信号相邻的两侧又分别有接地回路，因此芯片与封装体间的打线非常的密集。也因此，造成打线实施上的困难，并在日后上胶膜时容易造成线与线间的触碰，而大大降低芯片与封装体间的电气特性。
故本发明考虑以在芯片端的高频信号打线垫除了以两条打线方式输出，还将此两条打线分别连接于封装体端上两相邻的打线垫上，以避免打线间的拥挤，更特别的是更使此两相邻打线垫共享同一条传输线输出高频信号。
因此，请参考图3，图3绘示的是本发明较佳实施例的使用于金属框架式的高频打线结构示意图。在高频打线结构300中，芯片310与封装体320间高频信号的传递主要是自芯片310上的打线垫333以两条并联打线方式输出并分别连接至如金属框架式引脚340、350，再通过金属框架式引脚340、350共享的传输线380输出。而高频信号相邻的两侧具有接地回路，也就是自芯片310端上共面打线垫335以打线方式将接地信号传输至金属框架式引脚360、370上，再通过分别连接于金属框架式引脚360、370的传输线390、395接地。
值得一提的是，封装体320原本就是一块多层的印刷电路板，而印刷电路板上的传输线可视使用者所需任意设置。因此，引脚360、370共享一传输线的实施相当容易。
故，本较佳实施例在芯片310与封装体320间的打线布局较图2现有技术宽松，且高频信号虽自芯片310端以并联打线方式输出，但却分别连接至两相邻的引脚340、350上，因此打线与打线间的距离并没有如图2现有技术一样的靠近。本发明较佳实施例高频信号除了以并联方式输出外，更由于高频信号所连接的引脚340、350共享一条传输线藉以传输而较图1，图2现有技术有着更佳的电气特性。
请参考图4并同时对照图5A、5B，图4以及图5A、5B分别绘示的是本发明此较佳实施例高频打线结构与图1、图2现有高频打线结构在插入损耗(insertion interested)、返回损失(return loss)上的整体比较表以及分别比较图。请先参考图4列表以及图5A，在信号频率2.5GHz时，本发明较佳实施例较图1、2现有技术具有明显大的打线插入损耗，为-32dB。而在信号频率5GHz时，本发明较佳实施例将大的插入损耗拉下并与图2现有技术接近，为-21.8dB。最后在信号频率10GHz时，本发明实施例的插入损耗趋于缓和并介于现有技术图1、2之间，为-7.8dB。
请再参考图4列表以及图5B，在信号频率2.5GHz时，本发明较佳实施例具有与图2现有技术的相同但比图1现有技术小的返回损失，为-0.09dB。而在信号频率5GHz时，本发明较佳实施例的插入损耗仍与图2现有相同且仍大于图1现有，为-0.19dB。最后在信号频率10GHz时，本发明实施例的插入损耗落下并介于现有技术图1、2之间，为-1.18dB。
因此，由上述表及图示所知，若以高频中属于较低频的全球移动通讯系统(Global System for Mobile Communication，GSM)以及无线局域网络(Wireless LAN，WLAN)两者应用所需来看，插入损耗通常须小于-20dB(＜-20dB)。故在实际应用上，图1现有技术仅能操作于2.5GHz的频率之下，而图2现有技术与本发明较佳实施例皆能延伸操作于5GHz。
通常，插入损耗代表的是打线结构所寄生的电容，而返回损耗代表的是打线结构所寄生的电感。因此，本领域的普通技术人员可知，将图5A、5B制成史密斯图(Smith chart)，则可得到打线结构间的电气特性，即打线结构间寄生电容与寄生电感的匹配性，也就是打线结构间电气特性的指针。
请参考图6，图6绘示的是本发明较佳实施例与图1、图2现有技术高频打线结构的史密斯图。由图6可清楚得知，本发明较佳实施例所代表的曲线与图1、2现有技术所代表的曲线相比，本发明较佳实施例所代表的曲线分布较接近且较快速接近中心点。其原因就是不论本发明较佳实施例或图1、2现有技术高频打线结构本身皆是高电感结构，但在图5A中，本发明较佳实施例虽在2.5GHz时虽具有较小电容(-32dB)，且在5GHz时却可迅速将较小电容拉起来。因此，在图6中，本发明较佳实施例所代表的曲线能够分布且较快速接近中心点，而这样的曲线分布就是代表本发明较佳实施例较图1、图2现有技术具有较佳的电器特性。
不过，本发明上述较佳实施例中的高频打线结构700还是具有过大的插入损耗(所有打线加传输线所产生的插入损耗)，因此考虑将在图3中的传输线380部分线段的单位传输面积变小。其原因在于电容大小与平行导电板的面积有关，故平行导电板面积越小，其所储存的电容越小，也就是插入损耗越小。
请参考图7A，图7A绘示的是本发明另一较佳实施例的示意图。在图7A中，仅将图3中的传输线380改变如传输线780的形状。请再参考图7B，图7B绘示的是传输线780的俯视图。此传输线780的形状类似带有长条把手790的苍蝇拍785。其中，苍蝇拍785两侧均等的部分面积分别共享于图7中的引脚340、350，而细长条型把手790紧邻苍蝇拍785的线段795却具有较长条型把手790其它线段小的单位面积，且为其它线段将两侧宽度缩减的长方形表面。因此，传输线780如此形状的设置应可降低整个高频打线结构700的插入损耗。
为了证明传输线780线段795的单位长度面积缩小可降低整个高频打线结构700的插入损耗，本发明特别将传输线780作为图3传输线380的对照组。且此对照组还包括有将传输线780线段795单位面积缩小的长度L依序增加有case I、II、III以及IV。
请参考图8并同时对照图9A、9B，图8以及图9A、9B分别绘示的是图3实施例与对照组的插入损耗、返回损失列表以及分别比较图。请先参考图8列表以及图9A。由图8列表以及图9A可知，在信号频率为2.5GHz时，case I、II、III较图3实施例具有较小的插入损耗，而caseIV则与图3实施例具有接近的插入损耗。在信号频率为5GHz时，case I、II、III以及IV皆较图3实施例具有较小的插入损耗。但特别的是，caseIII以及IV仍具有与在信号频率为2.5GHz时接近的插入损耗。至于在信号频率为10GHz时，caseI、II、III以及IV皆较图3实施例依然具有较小的插入损耗。
请再参考图8以及图9B。由图8以及图9B可知，case I、II、III以及IV与较图3实施例的返回损耗不论在2.5、5或10GHz时都很接近。
因此，由上述可知，传输线780的长条型把手790线段795单位面积缩小的长度增加时，也就是长条型把手790总面积逐渐缩小时，的确可以降低高频打线结构700的插入损耗。
也因如此对照组中case I、II、III以及IV与图3实施例相比，在GSM及WLAN的运用上将有更大的操作空间(插入损耗低于20dB)，尤其是caseIII以及IV在信号频率6.5GHz时其插入损耗仍低于-30dB。
不仅如此，由图9A、9B所制成的史密斯图更显示出caseIV具有绝佳的电气特性。请参考图10，图10绘示的是图3实施例与对照组caseII、IV的史密斯图(由于case II与caseIII曲线接近，故caseIII不画)。由图10可知，caseIV曲线分布较图3实施例以及caseII更接近中心点。因此，caseIV具有绝佳寄生电容与寄生电感的匹配性，即具有绝佳的电气特性。
综上所述，本发明提出使用于金属框架式封装的一种高频打线结构，藉由高频信号在芯片端打线垫上以并联方式输出，且特别分别输入至封装体端上的两紧邻引脚，更特别的是此两紧邻引脚共享一传输线。因此，本发明可在其打线布局时，避免打线间靠的过近，且根据实验，此高频打线结构可以得到较佳的电容与电感匹配，而具有较佳的电气特性。
以上所述，仅为本发明的较佳实施例，不能用限制本发明的范围。凡依本发明权利要求所做的均等变化及修饰，亦不脱离本发明的范围，皆应属于本发明的涵盖范围。
权利要求
1.使用于金属框架式封装的一种高频打线结构，包括多个打线垫于芯片端；多个引脚于封装体端，其中一高频信号自芯片端一打线垫以并联方式输出至封装体端两相邻的引脚，且该高频信号相邻有两接地回路；以及多个传输线位于封装体端，其中一高频信号传输线共享于用以输出该高频信号的两相邻引脚。
2.如权利要求1所述的高频打线结构，其中该高频信号传输线部分线段具有较其它线段小的单位长度传输面积。
3.如权利要求2所述的高频打线结构，其中该高频信号传输线为带有类似一长条形把手的苍蝇拍形状的平面。
4.如权利要求1所述的高频打线结构，其中在芯片端，高频信号的打线垫被两个接地的打线垫包围。
5.如权利要求1所述的高频打线结构，其中两相邻引脚的宽度相等。
6.一种使用于导线架封装的高频打线结构，包括有多个焊垫在芯片端；多个引脚在封装体端，其中一高频信号自芯片端一焊垫以并联方式输出至封装体端对应的两相邻引脚；至少一共享于该相邻引脚的高频信号传输线将高频信号自引脚输出至封装体外部；其中该高频信号传输线的电容值在接近该引脚端处较小。
7.如权利要求6所述的使用于导线架封装的高频打线结构，其中该高频信号传输线在部分线段具有较其它线段小的单位长度传输面积。
8.如权利要求7所述的使用于导线架封装的高频打线结构，其中该高频信号传输线为带有类似一长条形把手的苍蝇拍形状的平面。
9.如权利要求8所述的使用于导线架封装的高频打线结构，其中该苍蝇拍两侧均等的部分面积分别共享于封装体端用以输出该高频信号的两相邻引脚。
10.如权利要求9所述的使用于导线架封装的高频打线结构，其中该长条型把手在紧邻苍蝇拍的一线段具有较其它线段小的单位长度表面积。
全文摘要
本发明公开了一种高频打线结构主要包含有多个打线垫于芯片端、多个打线垫以及多个传输线于封装体端，其中，高频信号的连接方式特别的是自芯片端的一个打线垫以并联方式输出至封装体上两相邻的打线垫，且接地信号的连接方式为高频信号相邻有两接地回路，更特别的是封装体端上的一条传输线为共享于用以输出高频信号的两相邻打线垫。因此本发明可在其打线布局时，避免打线间靠的过近，且在芯片与封装体间，可以得到较佳的电容与电感匹配，而具有较佳的电气特性。
文档编号H01L23/48GK1595643SQ200310113189
公开日2005年3月16日 申请日期2003年12月25日 优先权日2003年12月25日
发明者李胜源 申请人:威盛电子股份有限公司