专利名称：一种部分绝缘层上硅材料结构及制备方法
技术领域：
本发明半导体材料技术领域，主要应用于硅半导体集成电路，尤其是智能功率集成电路制造中。
背景技术：
在高低压大电流兼容集成电路制造工艺中，常常需要设计一个或者几个功率晶体管，而这些功率晶体管由于通常希望与低压控制电路一起集成和工艺上的限制，一般只能从集成电路表面引出导线，在电流较小的时候，不会对集成电路功能和可靠性产生影响，但是在较大电流下，要求功率晶体管具有较小导通电阻时，集成电路的有效管芯面积与功率特性以及电路的制造成本有很大的关系。现在大多数的功率集成电路中的功率晶体管还是纵向和横向混合导电的，一般电流路径都是通过外延或者较低掺杂的器件层流向埋层，再通过埋层横向导电流出器件。这种器件在横向方向很大(同时面积也很大)时将存在问题，这种问题表现为随着面积的增大，器件的比导通电阻也越来越大。
如何限制器件的比导通电阻无限制地增大，是一个实际制造中值得研究的课题。
解决这个问题的方法可以简单地分为两种，一种是在所有电极引线尤其是功率器件的引线都从集成电路表面引出情况下进行器件结构、工艺进行优化，以最大程度减弱这种对电路的不利影响的情况。其典型的材料结构为绝缘层上硅(SOI)，如图2所示它包括三层结构，底层位普通基底材料，如硅，第二层(D层)为绝缘层，如二氧化硅，第三层为器件层，通常为掺杂的硅。该材料结构中，所述器件层中还可以有纵向绝缘隔离层，纵向绝缘隔离层一般为二氧化硅，其作用是将器件层分成不同的区域，如高压器件区和低压器件区，以便于将高压器件和低压器件集成在一个芯片上。但是普通的SOI结构是不能够允许功率器件进行纵向垂直导电的，并且普通SOI在集成功率较大的器件时，其自身功耗引起的热量受底部低热导率的二氧化硅结构的限制，比较难于散发，这使得普通SOI材料结构在功率器件领域的商用化上受到限制。
另一种办法是把功率器件做成纵向垂直导电的结构，其典型的材料结构如图1所示在N+硅层上方具有两层掺杂浓度不同的两层N-硅层，两层N-硅层之间有一段横向隔离层(A层，用做PN结隔离用的P型导电区)，上层N-硅层为与横向隔离层的正上方具有两层纵向隔离层(A层，用做PN结隔离用的P型导电区)，所述隔离层将半导体材料分成高压器件区(C)和低压器件区(B)，其中高压器件区(C)为纵向垂直导电的结构，可以集成纵向高压功率器件。这种结构实质上是采用传统的PN结隔离方式来形成垂直纵向导电的功率器件。采用PN结隔离的集成化功率器件在可靠性、工艺设计、器件结构带来难度和某些性能的限制，如图1所示这种结构存在寄生PNPN四层晶闸管结构，某些大电流和强干扰的情况下可能导致电路的闭锁而失效，同时也可以看出这种结构因为需要较深的隔离PN结，工艺加工难度也较大，需要较好地结合工艺来设计器件。
如何将上述两种方案的优点结合起来，使材料结构及能将低压器件和高压器件分区集成，满足高压功率器件对功率处理能力和散热的需要，又能避免采用传统的PN结隔离方式带来的寄生效应，是目前尚未解决的技术问题。解决这一问题的难点在于纵向高压器件区的上下两层之间的连接问题，即上下两层之间应当具有较小的接触电阻(保证良好的导电性)。
发明内容
本发明提供了一种部分绝缘层上硅材料结构(Partial SOI)，所述材料结构不仅有利于高压器件和低压器件的分区集成，同时避免了采用传统的PN结隔离方式带来的寄生效应，而且高压器件区上下两层之间具有良好的导电性(接触电阻很小)和散热性；同时，本发明给出了其材料结构的两种制备方法。
一种部分绝缘层上硅材料结构，包括三层，第一层为支撑硅片层2，第三层为器件层1，其特征是，它还包括一层中间层3，所述中间层为起键合和导电作用的多晶硅层3，所述多晶硅层中勘入了一层开有一个或多个窗口的纵向隔离介质层5。
上述材料结构中，所述器件层1中可以包含一个或多个横向隔离层介质层4，所述横向隔离层介质层4位于纵向隔离介质层5的正上方，其作用是将器件层分成不同的区域，以便于高压器件和低压器件的分区集成。
纵向隔离介质层和横向隔离介质层为介质材料，通常可以是二氧化硅、氮化硅等，横向隔离介质层还可以是其它不导电的多晶填充物。纵向隔离层的厚度没有特别限制，但是，为了起到隔离作用，一般为10纳米到10微米，总的厚度不宜超过多晶硅层3的厚度。横向隔离层的厚度也没有特别限制，但是，为了起到隔离作用，一般为10纳米到10微米，总的厚度不宜太厚，太厚的话，会减小器件层的利用效率。
支撑硅片层的底部还可以有光刻对位标记6，以便后续工艺的制作。
本发明所述材料结构的制备方法可以分为二种，一种需要双面光刻技术，另一种不需要双面光刻技术。
本发明所述结构材料的制备方法之一(不需要双面光刻技术)1)、材料准备选取所需要杂质浓度、分布、杂质类型、晶向以及其它应用中有特别要求的两个硅片，要求它们至少一面是镜面的光洁度。这些材料外形应符合半导体材料Semi标准，或者满足半导体集成电路商业标准要求。
2)、横向隔离介质层制备把准备作器件层的硅片采用深槽刻蚀和填充技术做成大致深槽基本填满的硅片材料，填充材料可以是二氧化硅、氮化硅等，如图5、图6所示。
3)、纵向隔离层制备在做好横向隔离介质层的硅片上采用热氧化或者汽相沉积(CVD)等方式形成二氧化硅、氮化硅等介质层，并根据需要光刻开出介质层窗口，如图7所示。
4)、多晶硅的生长把开出介质层窗口的片子的窗口部分刻蚀干净，完好地露出硅表面，然后通过清洗后，利用低压汽相化学淀积(LPCVD)技术生长多晶硅，多晶硅的厚度根据前面的介质层和后面化学机械抛光(CMP)的抛光损失来定，可以参考相应设备参数来确定，一般厚度范围在0.1um-200um。在生长多晶时注意多晶与硅片开出介质层窗口的硅保持最小的自然氧化层，最好是没有自然氧化层，如果设备条件良好，则可以一次生长到要求的厚度，如果设备条件不允许一次生长很厚的多晶硅，也可以多次生长多晶层以满足所需的厚度，但是要保证每次多晶生长前及过程中自然氧化层厚度最小。如果设备条件限制，可以先生长一定厚度的多晶再转到下面的外延步骤来满足多晶硅的厚度要求。生长多晶可以根据需要进行原位掺杂，或者多晶生长完成后进行扩散、注入进行掺杂。也可以根据这种情况，进行多次多晶生长和掺杂。
把上一步生长过一层LPCVD多晶的硅片放到外延设备中去生长多晶硅或者单晶硅到所需的厚度，要求生长出来的多晶或者单晶硅粗糙度对CMP化学机械抛光设备来说是能够接受的。当然外延过程中可以根据需要进行相应的掺杂。如果掌握直接在有二氧化硅图形的硅片上生长出适合CMP化学机械抛光设备粗糙度的单晶或者多晶，也可以省略前一步骤工艺，如图8所示。
5)、CMP平整化把前述生长适当多晶或者单晶厚度的片子拿到精度足够的CMP化学机械抛光机上进行抛光，如果前面硅片生长二氧化硅和二氧化硅刻蚀后造成的表面台阶过大，比如10um以上，需要进行精密减薄再进行CMP化学机械抛光，如图9，抛光后的多晶面是很平整的，且符合键合技术的要求。
6)、硅片键合把前述抛光后的片子与另一片硅片通过键合需要的亲水处理后进行键合，注意的是这里两个硅片都是除了亲水处理形成的薄氧化外，没有更多的氧化层，以保证键合硅片的电气连接性。图10是键合前先形成深槽方式在键合完成后示意图，这个有横向隔离层的片子可以是经过垂直方向镜象操作完成的。
7)、器件层硅片减薄、抛光对需要进行减薄的器件层硅片进行减薄、抛光，以到达后需加工工艺的要求，如图11。本发明所述结构材料的制备方法之二(需要双面光刻技术)1)、材料准备选取所需要杂质浓度、分布、杂质类型、晶向以及其它应用中有特别要求的两个硅片，要求它们至少一面是镜面的光洁度，如果所用的硅片是双面抛光的片子，则可以方便后面的光刻。这些材料外形应符合半导体材料Semi标准，或者满足半导体集成电路商业标准要求。
2)、介质层生长采用热氧化或者CVD等方式形成氧化层、氮化硅等介质层，介质厚度在10nm-50um范围，介质生长的硅片可以是后面要被减薄的片子，也可以是衬底支撑片(这里以衬底支撑片为例子，这样为例子双面光刻步骤要简单一点)，如图12。
3)、开介质层窗口和光刻对位标记把生长介质层的硅片按照所需的图形进行双面光刻，一面根据需要开出介质层创口，而其背面刻出光刻对位标记，如图13。
4)、多晶生长把开出介质层窗口的片子的窗口部分刻蚀干净，完好地露出硅表面，然后通过清洗后，利用低压汽相化学淀积技术生长多晶硅，多晶硅的厚度一般厚度范围在0.1um-200um。在生长多晶时注意多晶与硅片开出介质层窗口的硅保持最小的自然氧化层，最好是没有自然氧化层，如果设备条件良好，则可以一次生长到要求的厚度，如果设备条件不允许一次生长很厚的多晶硅，也可以多次生长多晶层以满足所需的厚度，但是要保证每次多晶生长前及过程中自然氧化层厚度最小。如果设备条件限制，可以先生长一定厚度的多晶再转到下面的外延步骤来满足多晶硅的厚度要求。生长多晶可以根据需要进行原位掺杂，或者多晶生长完成后进行扩散、注入进行掺杂。也可以根据这种情况，进行多次多晶生长和掺杂。
把上一步生长过一层LPCVD多晶的硅片放到外延设备中去生长到所需的厚度，要求生长出来的多晶或者单晶硅粗糙度对CMP化学机械抛光设备来说是能够接受的。当然外延过程中可以根据需要进行相应的掺杂。如果掌握直接在有二氧化硅图形的硅片上生长出适合CMP化学机械抛光设备粗糙度的单晶或者多晶，也可以省略前一步工艺，如图14。
5)、CMP平整化把前述生长适当多晶或者单晶厚度的片子拿到精度足够的CMP化学机械抛光机上进行抛光，如果前面硅片生长二氧化硅和二氧化硅刻蚀后造成的表面台阶过大，比如10um以上，需要进行精密减薄再进行CMP化学机械抛光，如图15，抛光后的多晶面是很平整的，且符合键合技术的要求。
6)、硅片键合把前述抛光后的片子与另一片硅片通过键合需要的亲水处理后进行键合，注意的是这里两个硅片都是除了亲水处理形成的薄氧化外，没有更多的氧化层，以保证键合硅片的电气连接性。
7)、对位标记处理如果是对位标记制作在将要减薄的硅片上，就还需要进行一次双面光刻将对位标记转移到不进行减薄的硅片上来，以保证图形在后续加工工艺的对位，否则可以跳过此步骤。
8)、器件层硅片减薄对需要进行减薄的器件层硅片进行减薄、抛光，以到达后需加工工艺的要求。
9)、横向隔离层制备把准备作器件层的硅片采用深槽刻蚀和填充技术做成大致深槽基本填满的硅片材料，并且平整化，填充材料可以是二氧化硅、氮化硅等。
至此，通过本方法完成了硅和二氧化硅平面混合键合材料的制造。可以在后续工艺进行所需要的加工了。
自然，行业内技术人员根据本方法的精神还可以在其它表面不平整的硅片上实现硅片直接键合，如图17就是这样的一个例子，图中(8)、(9)表示不是硅的其它材料，如二氧化硅、氮化硅等，这里不再详细叙述了。
本发明的有益效果是1)、在高低压大电流兼容集成电路制造工艺中，采用本结构和方法，可以集成一个或者数个能够纵向垂直导电的大电流功率器件。
2)、本方法与PN结隔离方法相比有更好的可靠性，降低了干扰环境下电路闭锁效应引起电路失效的几率。
3)、与PN结隔离相比，由于不必特别考虑隔离问题，器件的工艺设计考虑相对比较容易一些。
4)、与普通SOI结构相比，由于在垂直导电的部分没有热阻较大的二氧化硅，因此散热性好。
图1是具有PN结隔离方法示意图，图中A表示用做PN结隔离用的P型导电区，B是低压小功率集成电路区，C是高压大电流垂直导电区。
图2是普通SOI材料结构示意图，相应的D是做隔离用的二氧化硅，E是器件区。
图3是本发明所述一种材料结构的剖面示意图，1为器件层，2表示导电或支撑硅片，3表示起键合和导电作用的多晶硅层，4表示起横向隔离作用的介质层，可以是二氧化硅、氮化硅及可能的多晶等填充物，5表示起纵向隔离作用的介质层，可以是二氧化硅、氮化硅等。
图4是本发明所述另一种材料结构的剖面示意图，1为器件层，2表示导电或支撑硅片，3表示起键合和导电作用的多晶硅层，5表示起纵向隔离作用的介质层，可以是二氧化硅、氮化硅等，6表示双面光刻对位标记。
图5是硅片刻蚀出深槽后的剖面图。
图6是图5结构填充深槽及形成横向隔离层后剖面示意图。
图7是图6开出介质层窗口后剖面示意图。
图8是图7生长多晶硅和外延层后剖面示意图。
图9图8经过减薄、抛光后的剖面示意图。
图10是图9与另一个衬底支撑硅片键合后，在垂直方向上进行镜象对称(翻转)后剖面示意图。
图11是图10减薄、抛光上面的一个硅片后的剖面示意图。
图12是采用双面光刻方式生长纵向隔离介质层后的剖面示意图。
图13是图12开出二氧化硅窗口后剖面示意图。
图14是图13生长多晶硅和外延层后剖面示意图。
图15是图14经过减薄、抛光后的剖面示意图。
图16是图15通过与另一个衬底支撑硅片键合，并且减薄、抛光上面硅片后剖面示意图。
图11、16与图3、4是同样的图，这里是为了更清楚表示出制作流程而重设。
图17表示根据本方法精神可以在表面不平整的硅片上实现键合的例子，图中(8)、(9)表示不是硅的其它材料，如二氧化硅、氮化硅等。
具体实施例方式
本发明的具体实施方式
不仅限于以下的描述，可以根据本发明的精神，采用其他类似的方法。
下面以采用双面光刻来形成如图4结构，作为本发明的一个具体实施方式
。
选取经清洗、抛光处理好的4时硅片(2)，通过热氧化方法或者其它CVD或者溅射方法形成一定氧化层，比如1um，如图12所示；再通过双面光刻腐蚀出氧化层窗口，并在其背面形成双面对位标记(6)，如图13所示；然后在LPCVD设备中采用常规多晶硅生长方法生长一层多晶硅，厚度在20nm-1um，然后进行所需的杂质掺杂，此多晶生长时需要防止在硅片氧化层窗口形成较厚的自然氧化层，多晶生长和掺杂完成后把此硅片经过清洗后放到外延设备中进行含有需要杂质的外延生长，生长厚度10-20um(如图14)所示)；此厚度应该大于氧化层厚度，并适合减薄、CMP化学机械抛光加工工艺，这里氧化层厚度不大，只需要CMP化学机械抛光就行了，在抛光过程中要求硅片表面要平整光洁，尽量接近理想平面，局部不平整小于0.3um，总厚度变化小于5um，翘曲度小于20um，如图15所示；将硅片(1)和经过上述工艺的硅片(2)进行清洗，处理掉表面自然氧化层，再通过亲水性清洗处理，再送到键合设备进行预键合，预键合后经过清洗通过800-1150摄氏度的温度增加键合强度，经过强化后将键合好的没有对位标记的硅片(1)这一面送到精密减薄机去减薄，减薄到距离键合面比如20um处，然后再通过抛光掉5-10um的硅层，最后得到10-15um的硅层(1)，结构如图16所示。这样就完成材料制备的一个例子。
本发明方法描述中所涉及的半导体集成电路器件的制造工艺，如硅片的准备(清洗、抛光)、氧化形成氧化层、减薄、键合、深槽刻蚀填充、掺杂(如离子注入、扩散)、外延、显影、腐蚀等的具体工艺方法、工艺参数、所用材料、化工药品不是本发明的主题，并且这些是本领域技术人员所熟知和基本通用的，这里不再详述。
权利要求
1.一种部分绝缘层上硅材料结构，包括三层，第一层为支撑硅片层(2)，第三层为器件层(1)，其特征是，它还包括一层中间层，所述中间层为起键合和导电作用的多晶硅层(3)，所述多晶硅层中勘入了一层开有一个或多个窗口的纵向隔离介质层(5)。
2.根据权利要求1所述的一种部分绝缘层上硅材料结构，其特征是，所述器件层(1)中可以包含一个或多个横向隔离介质层(4)，所述横向隔离介质层(4)位于纵向隔离介质层(5)的正上方，其作用是将器件层分成不同的区域，以便于高压器件和低压器件的分区集成。
3.根据权利要求1或2所述的一种部分绝缘层上硅材料结构，其特征是，所述纵向隔离介质层(5)可以是二氧化硅、氮化硅；所述横向隔离介质层(4)可以是二氧化硅、氮化硅或者其它不导电的多晶填充物。
4.根据权利要求2所述的一种部分绝缘层上硅材料结构，其特征是，所述隔离介质层(4、5)的厚度为10纳米到10微米。
5.根据权利要求1或2所述的一种部分绝缘层上硅材料结构，其特征是，所述支撑硅片层(2)的底部还可以有光刻对位标记(6)。
6.一种部分绝缘层上硅材料结构的制备方法，其特征是，它包括以下步骤1)、材料准备选取所需要杂质浓度、分布、杂质类型、晶向以及其它应用中有特别要求的两个硅片，要求它们至少一面是镜面的光洁度；2)、横向隔离介质层制备把准备作器件层的硅片采用深槽刻蚀和填充技术做成大致深槽基本填满的硅片材料，填充材料可以是二氧化硅、氮化硅等；3)、纵向隔离层制备在做好横向隔离介质层的硅片上采用热氧化或者汽相沉积等方式形成二氧化硅、氮化硅等介质层，并根据需要光刻开出介质层窗口；4)、多晶硅的生长把开出介质层窗口的片子的窗口部分刻蚀干净，完好地露出硅表面，然后通过清洗后，利用低压汽相化学淀积技术和外延生长技术生长多晶硅，多晶硅的厚度一般厚度范围在0.1um-200um；5)、CMP平整化将前述生长适当多晶硅厚度的片子进行抛光，抛光之前也可以进行适当的减薄；6)、硅片键合把前述抛光后的片子与另一片硅片通过亲水处理后进行键合；7)、器件层硅片减薄、抛光对需要进行减薄的器件层硅片进行减薄、抛光，以到达后需加工工艺的要求。
7.一种部分绝缘层上硅材料结构的制备方法，其特征是，它包括以下步骤1)、材料准备选取所需要杂质浓度、分布、杂质类型、晶向以及其它应用中有特别要求的两个硅片，要求它们至少一面是镜面的光洁度；2)、介质层生长采用热氧化或者CVD等方式形成氧化层、氮化硅等介质层，介质厚度在10nm-50um范围；3)、开介质层窗口和光刻对位标记把生长介质层的硅片按照所需的图形进行双面光刻，一面根据需要开出介质层窗口，而其背面刻出光刻对位标记；4)、多晶生长把开出介质层窗口的片子的窗口部分刻蚀干净，完好地露出硅表面，然后通过清洗后，利用低压汽相化学淀积技术生长多晶硅，多晶硅的厚度一般厚度范围在0.1um-200um；5)、CMP平整化将前述生长适当多晶硅厚度的片子进行抛光，抛光之前也可以进行适当的减薄；6)、硅片键合把前述抛光后的片子与另一片硅片通过亲水处理后进行键合；7)、对位标记处理如果是对位标记制作在将要减薄的硅片上，就还需要进行一次双面光刻将对位标记转移到不进行减薄的硅片上来，以保证图形在后续加工工艺的对位，否则可以跳过此步骤；8)、器件层硅片减薄对需要进行减薄的器件层硅片进行减薄、抛光，以到达后需加工工艺的要求；9)、横向隔离层制备把准备作器件层的硅片采用深槽刻蚀和填充技术做成大致深槽基本填满的硅片材料，并且平整化，填充材料可以是二氧化硅、氮化硅等。
全文摘要
一种部分绝缘层上硅材料结构，包括三层，第一层为支撑硅片层，第三层为器件层，其特征是，它还包括起键合和导电作用的多晶硅中间层，多晶硅层中勘入了一层开有一个或多个窗口的纵向隔离介质层，器件层中可以包含一个或多个位于纵向隔离介质层正上方的横向隔离层介质层。一种部分绝缘层上硅材料结构的制备方法，主要包括采用深槽刻蚀和填充技术制备横向隔离层的步骤；采用热氧化或者汽相沉积等方式和光刻技术制备纵向隔离层步骤；利用低压汽相化学淀积和外延技术制备多晶硅步骤；以及键合、减薄、抛光等步骤。所属材料结构不仅有利于高压器件和低压器件的分区集成，同时避免了采用传统的PN结隔离方式带来的寄生效应，而且高压器件区上下两层之间具有良好的导电性和散热性。
文档编号H01L21/762GK1719613SQ20051002112
公开日2006年1月11日 申请日期2005年6月21日 优先权日2005年6月21日
发明者谭开洲, 杨谟华, 刘勇, 徐世六, 冯建, 杨洪东, 于奇, 李竟春 申请人:电子科技大学