专利名称：具静电放电保护的阵列基板与显示装置及其制造方法
技术领域：
本发明是有关于电子装置，且特别是有关于一种具有静电放电保护功能阵列基板的电子装置。
背景技术：
静电放电伤害(electrostatic discharge，ESD)为常见影响薄膜晶体管阵列制作的现象。静电放电的发生主要起因于薄膜晶体管形成于如玻璃的绝缘基板之上，而其源极与漏极电极是由导电材料所构成并可能施加至极高电压。另外，由于用于连结薄膜晶体管阵列的周边电路通常并不形成于薄膜晶体管阵列的同一基板上，栅极与源极导线必须充分地延伸于薄膜晶体管基板上，以允许薄膜晶体管阵列与外围电路可透过打线焊垫而形成连结。累积于栅极与源极导线的静电电荷则将传送至薄膜晶体管的栅极电极与源极电极，以及至累积有静电电荷的栅极与源极导线间的交会节点。当静电累积达到一够高程度时，便可能造成介于栅极与源极电极间的栅极氧化层的击穿。即使可避免如此的击穿情形，介于栅极与源极电极或门极与漏极电极间的电压差亦可能为累积静电所影响，而可能造成薄膜晶体管的临界电压往正或负方向的偏移。
近年来，起因静电放电伤害所导致问题备受瞩目，特别是发生于如液晶显示面板的主动阵列平面显示面板内的此类问题。可料想的是，静电放电损失可能起因于制作、传送以及测试此类型装置时的机台相关问题。具有高基板传送速度的高产能机台的使用以及制程尺寸缩减以降低金属线宽的趋势，以及降低薄膜晶体管内的寄生电容以无可避免地产生了静电放电伤害。
发明内容
本发明的目的是提供一种具静电放电保护功能的较佳薄膜晶体管阵列结构，以形成具有静电放电保护的电子装置。
依据本发明的不同实施例，本发明提供了一种具静电放电保护的阵列基板，其包括一基板；多个导线，位于该基板上且沿一第一方向延伸；以及多个导电片段，位于该基板上，其中至少该些导电片段之一设置于该些导线的任两导线之间，且各导线片段电性绝缘于该些导线。
依据本发明的不同实施例，本发明提供了一种具静电放电防护的显示装置，其包括一显示面板，以及；一控制器，耦接并驱动该显示面板，并依据一输入讯号而产生一画面。其中该显示面板包括一基板；多个导线，位于该基板上且沿一第一方向延伸；以及多个导电片段，位于该基板上，其中至少该些导电片段之一设置于该些导线的任两导线间，且各导线片段电性绝缘于该些导线；依据本发明的不同实施例，本发明提供了一种具静电放电保护的阵列基板的制造方法，其包括下列步骤提供一基板；形成为一导线连结的多个栅极导线于该基板上方；形成一层间介电层于该些栅极导线以及该导线上方；于该导线上方的该层间介电层内形成多个接触孔，其中位于该些栅极导线的两栅极导线间的该些接触孔露出下方的部分该导线；形成一导电层于该基板上以及于该些接触孔内；以及对该导电层与位于该些接触孔下方的部分该导线进行图案界定，以于该基板上形成覆盖于该些栅极导线上方的多个数据导线以及介于的任两栅极导线间的至少一导电片段。
图1为一上视图，显示了依据本发明一实施例的具静电放电保护功能的阵列基板；图2a～图2d为沿图1中A-A’线段之一系列剖面图，用以显示依据本发明一实施例的具静电放电保护功能的阵列基板的制造方法；图3a～图3d为沿图1中B-B’线段之一系列剖面图，用以显示依据本发明一实施例于阵列基板上薄膜晶体管的制造方法；图4为一示意图，用以图示本发明一实施例的显示装置，其包含一控制器；以及图5为一示意图，用以图示使用本发明一实施例的显示装置的一电子装置。
符号说明1 阵列基板 10 基板 14 栅极导线16 数据导线 12 画素区 22 共电极20 显示区24 导电片段 14a、22a 导电鳍部18 薄膜晶体管区 102 缓冲层 104 主动层106 绝缘层108 导电层 110 层间介电层104a源极区104b漏极区 104c 通道区112、 112a、112b导电层 OP 开口OP’ 接触开口 D 显示区 ND 非显示区200 显示面板 202 控制器 204 显示装置206 输入装置 208 电子装置具体实施方式
本发明的实施例将配合图1至图3作一详细叙述如下，首先如图1所示，部分图示了依据本发明一实施例的具静电放电防护功能的阵列基板1的上视示意图。在此，阵列基板1是以用于液晶显示装置或电激发光显示装置制造之一主动矩阵阵列基板为例，但非用以限定本发明。
阵列基板1可包括多个形成于基板10上的画素区12，其由依照一列方向而覆盖于基板上10的多个栅极导线14以及依照一行方向覆盖于基板上的多个数据导线16所定义出来。在此，画素区12可形成于显示区D内，且各画素区12可包括电性连结于栅极导线14之一薄膜晶体管区18，以及电性连结于薄膜晶体管区18的显示区20。一般但非必须地，可沿列方向而于两邻近的栅极导线14之间及各显示区20下形成共电极22。位于画素区12下的共电极部分可作为形成一储存电容(未图示)之一下电极之用。
此外，可于非显示区ND内介于两邻近栅极导线14的基板10上形成导电片段24，其为形成于其间的多个开口OP所隔离。导电片段24亦可形成于共电极22以及邻近共电极22的栅极导线14间的基板10上，且大体按照一直线排列。此外，于非显示区ND内的各栅极导线14以及各共电极22可能分别包括一对导电鳍部14a与22a。如图1所示，导电鳍部14a可包括朝向栅极导线14的第一侧延伸的一第一鳍部以及朝向栅极导线14的第二侧延伸的一第二鳍部。如图1所示，同样地，导电鳍部22a亦可包括朝向共电极22的第一侧延伸的一第一鳍部，以及朝向共电极22的第二侧延伸的一第二鳍部。导电鳍部14a、22a以及介于其间的导电片段24可大体依照一直线排列且为形成于其间的开口OP所分隔。如图1所示，导电鳍部14a、22a以及导电片段24于制造画素区12以及薄膜晶体管区18时提供了静电放电防护的功能，并确保了形成于薄膜晶体管区18与显示区20内装置的功能。
于图1中可提供静电放电保护功能的导电鳍部14a、22a以及导电片段24的制作接着由显示沿图1的A-A’切线的剖面2a～图2d加以说明。而于图3a～图3d中，则显示了沿图1的B-B’切线的薄膜晶体管区18中的薄膜晶体管的制程。
请参照图2a及图3a，首先提供如基板10的一透明基板。接着于基板10上形成如材质如氮化硅、氧化硅或其组合的一缓冲层102。接着，由依序沉积与图案化一非晶硅层或多晶硅层，以于薄膜晶体管区18内的缓冲层102上形成一主动层104。接着于基板10形成一毯覆的绝缘层106并覆盖缓冲层102以及薄膜晶体管区18内的主动层104。接着，可由依序沉积与图案化形成于基板10上的如钼或铝的导电材料的膜层以形成图案化的导电层108，因而于基板10上形成栅极导线14以及共电极22(请参照图1)。接着，对基板10施行一离子注入程序(未图标)，以掺杂适当掺质于部分的主动层104内，并利用导电层108作为离子注入罩幕。因此，于主动层104内形成掺杂有适当掺质的源极区104a与漏极区104b，以及设置于其间之一通道区104c。请参照图3a，导电层108亦作为薄膜晶体管的栅极电极，因而制作成一薄膜晶体管。
请参照图2a，导电层108可作为连结栅极导线14与共电极22(请参照图1)的导线，且于薄膜晶体管制造时连结栅极导线14与共电极22，因此提供了组件制造时所累积的静电电荷的一额外导电路径并允许静电电荷的扩散。由导电层108所形成的部分导线亦作为栅极导线与共电极的一部分。
请参照图2b与图3b，接着于基板10上形成一层间介电层110，并接着图案化的以形成多个开口OP以及接触开口OP’。请参照图2b，开口OP露出了其下方的导电层108的一部分。请参照图3b，接触开口OP’则分别露出了源极区104a与漏极区104b的一部分。
请参照图2c与图3c，接着形成一导电层112以覆盖开口OP、源极区104a以及漏极区104b。导电层112可顺应地覆盖于接触开口OP’并填入于开口OP内，以分别电性连结于源极区104a、漏极区104b以及导电层108。导电层112可为一单一导电层或如一钼-铝-钼(Mo-Al-Mo)三重膜层的一多膜层导电层。于不同实施例中，导电层112亦可包含相同于下方的导电层108材料的材料。
请参照图2d与图3d，可接着图案化导电层112以形成数据导线(请参照图1的数据导线16)，其覆盖于栅极导线以及共电极(请参照图1所示的共电极22)，以及薄膜晶体管的源极/漏极区104a/104b。请图3d，因此形成电性连结于源极区104a与漏极区104b的图案化导电层112a与112b。导电层112a可连结一邻近的数据导线(未图标)与源极区104a，而导电层112b则可连结漏极区104b与一后续形成的显示区(未图示)。
于图案化导电层112时，可整个移除于非显示区ND内的导电层112，且可施行一过度蚀刻以确保于非显示区ND内的层间介电层110表面没有残留导电物。在此，于此过度蚀刻中，亦移除了位于开口OP内的部分导线108，因此留下如图2d所示的导电片段24以及向共电极与栅极导线两侧延伸的导电鳍部14a、22a。因而达到于制作薄膜晶体管时的静电放电保护目的。由形成至少两开口的形成，可因此消除了于两邻近栅极导线或介于共电极与邻近的栅极导线间的可能短路情形。
如图1所示，于前述实施例中，于数据导线形成前，栅极导线14与共电极22可由预先形成的导电层(未图示)所连结，因此针对制作画素区12时所累积静电电荷提供了额外的静电放电防护功能。部分的导电层可稍后露出并接着于数据导线时形成被移除，因而留下导电片段24与分别朝向栅极导线与共电极两侧延伸的导电鳍部14a与22a。为了避免短路情形的发生，可于其间形成多个开口OP。于画素单元形成前的静电放电伤害可由此法以及前述的结构所防止，因此降低了起因于静电放电伤害所影响画素区内薄膜晶体管而形成的色晕现象(mura phenomenon)。
此外，可更结合如接触焊垫(contact pads)或短路带(short bars)等其它现有静电放电保护方法与本发明的方法及结构，而非由上述实施例以加以限定本发明。
此外，上述阵列基板1可应用于包括如液晶显示面板或有机发光二极管面板的显示面板的制作，而显示面板200可由一控制器202的耦接，而形成如图4的显示装置204。再者，显示面板200可包含相对地设置于阵列基板1的一对板。控制器202可包括用以控制显示装置200以及用于操作显示面板204的源极以与门极驱动电路(未图标)。
图5为一示意图，图示了应用图4内的显示装置204的电子装置208。如图4所示的显示装置204的控制器202可耦接于一输入装置206以形成电子装置208。输入装置206可包括一处理器或其相似物，以输入资料至控制器202并产生一影像。于不同实施例中，电子装置208可为一便携式电子装置，例如为个人数字助理(PDA)、笔记型计算机、平板计算机、手机、或显示屏幕装置，或为一非便携式装置，例如桌上型计算机。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种具静电放电保护的阵列基板，其特征在于，包括一基板；多个导线，位于该基板上且沿一第一方向延伸；以及多个导电片段，位于该基板上，其中至少该些导电片段之一设置于该些导线的任两导线之间，且各导线片段电性绝缘于该些导线。
2.如权利要求1所述的具静电放电保护的阵列基板，其特征在于，该些导线分别包括一对导电鳍部，其中该对导电鳍部之一第一导电鳍部朝向一第一侧延伸而一第二导电鳍部朝向一第二侧延伸。
3.如权利要求2所述的具静电放电保护的阵列基板，其特征在于，该些导电鳍部以及该些导电片段沿不同于该第一方向的一第二方向设置。
4.如权利要求3所述的具静电放电保护的阵列基板，其特征在于，更包括多个共电极，位于该基板上，其中该些共电极分别设置该些导线的两导线间，且该共电极电性绝缘于该导电片段。
5.如权利要求4所述的具静电放电保护的阵列基板，其特征在于，该些共电极分别包括一对导电鳍部，其中该对导电鳍部之一第一导电鳍部朝向一第一侧延伸而一第二导电鳍部朝向一第二侧延伸。
6.一种具静电放电保护的显示装置，其特征在于，包括一显示面板，包括一基板；多个导线，位于该基板上且沿一第一方向延伸；以及多个导电片段，位于该基板上，其中至少该些导电片段之一设置于该些导线的任两导线间，且各导线片段电性绝缘于该些导线；以及一控制器，耦接并驱动该显示面板，并依据一输入信号而产生一画面。
7.一种具静电放电保护的阵列基板的制造方法，其特征在于，包括下列步骤提供一基板；形成为一导线连结的多个栅极导线于该基板上；形成一层间介电层于该些栅极导线以及该导线上方；于覆盖于该导线上的该层间介电层内形成多个接触孔，并露出该些接触孔下方的部分该导线；形成一导电层于该基板上以及于该些接触孔内；以及对该导电层以及位于该些接触孔下方的部分该导线进行图案界定，以于该基板上形成覆盖于该些栅极导线上方的多个数据导线以及介于任两栅极导线间的至少一导电片段。
8.如权利要求7所述的具静电放电保护的阵列基板的制造方法，其特征在于，于形成多条栅极导线的步骤中，介于该些栅极导线的任两栅极导线间的基板上形成一共电极，该共电极电性连结于该多条栅极导线。
9.如权利要求7所述的具静电放电保护的阵列基板的制造方法，其特征在于，于形成多条栅极导线的步骤中，于该基板上形成一薄膜晶体管的一栅电极，该栅电极连结于该多条栅极导线。
10.如权利要求7所述的具静电放电保护的阵列基板的制造方法，其特征在于，于定义该导线时，是整个移除位于该导线上方的该导电层。
全文摘要
本发明亦关于一种具静电放电保护的阵列基板与显示装置及其制造方法。本发明所述的具静电放电保护的阵列基板，其包括一基板；多个导线，位于该基板上且沿一第一方向延伸；以及多个导电片段，位于该基板上，其中至少该些导电片段之一设置于该些导线的任两导线之间，且各导线片段是电性绝缘于该些导线。
文档编号H01L23/60GK1782832SQ200510053989
公开日2006年6月7日 申请日期2005年3月15日 优先权日2004年12月2日
发明者李忆兴, 石储荣, 陈志宏 申请人:统宝光电股份有限公司