专利名称：薄膜半导体装置及其制造方法、电光学装置、电子机器的制作方法
技术领域：
本发明涉及薄膜半导体装置及其制造方法、电光学装置、电子机器。
背景技术：
以往，在半导体集成电路装置和有源矩阵方式的电光学装置中，设有用于保护内部电路免受静电的保护电路。例如，在电光学装置中，在像素开关元件和驱动电路等内部电路与取出电极用的焊盘之间设有保护电路。半导体集成电路装置中使用作为保护电路的二极管，电光学装置使用连接有二极管的薄膜晶体管(TFT)。其理由为，在电光学装置中形成使用形成于绝缘板上的薄膜半导体层的TFT，以及在薄膜半导体层上形成二极管的PN结，是困难的(例如，参照专利文献1。)。
专利文献特开平6-51346号公报。
图9(a)是表示利用二极管连接TFT的保护电路的电路结构图，(b)是同一二极管连接TFT的概略剖视图。如图9(a)所示，连接焊盘219和内部电路217之间插入2个电阻元件R1、R2，并且在这些电阻元件R1和R2的中间，与连接焊盘21 9b(Vdd)和219c(Vss)连接的线路中，分别插入一个二极管连接TFT30D。参见图9(b)所示的剖面结构，二极管连接TFT30D包括形成于基板211上的半导体膜201，和该半导体膜201介于栅极绝缘膜212相对的栅极电极213a、通过贯通设置于绝缘膜212和216的连接孔的内部和半导体膜201连接的源极电极208，以及漏极电极209。因此，使通过贯通设置于绝缘膜216的连接孔与栅极213a连接的连接电极213d和漏极电极209之间短路，构成二极管连接结构的TFT。
在这样的结构的基础上，若从连接焊盘219a输入正的浪涌电压时，在二极管连接TFT30D中有电流i流过，不能防止向内部电路217流入过大的电流。
在如上述结构的保护电路中，若在保护电路中用二极管连接TFT时，具有能够利用构成内部电路的TFT的工序形成保护电路的优点。然而，在这种结构中，如图9(b)所示，若导入超过二极管连接TFT30D的耐压的浪涌电压，二极管连接TFT30D中，因电荷贯通是薄层绝缘膜的栅极绝缘膜2 12而形成短路线路bd。若形成这种短路状态，从半导体膜20 1的源极区域201b通过短路线路bd和栅极电极213a导通。结果，和栅极电极213a连接的漏极电极209和源极电极208成为导通状态。于是，如图9(a)所示的连接焊盘219和其他连接焊盘219b乃至219c成为导通，由于连接焊盘219a不能正常发挥功能，半导体装置自身会产生故障。
发明内容
本发明是针对上述现有技术的问题而作出的，其目的为提供一种薄膜半导体装置及其制造方法，所述薄膜半导体装置具有可对内部电路良好保护免受浪涌电压影响的保护电路，对于因过大电压而被破坏的情况电路结构中不会产生故障，且具有优良可靠性的电路元件。
为解决上述问题，本发明提供一种薄膜半导体装置，包括基体和该基体上形成的半导体膜，其特征在于设置有保护电路元件，所述保护电路元件包括具有所述半导体膜的PIN二极管，以及介于绝缘膜和该二极管的I层对向配置的浮置电极。
所述PIN二极管是具有划分为如周知的P层 (P型半导体层)、I层(本征或微量浓度地导入杂质的半导体层)和N层(N型半导体层)的半导体膜的二极管。另外，浮置电极和其他电控制的导电膜或半导体层的构成部件不连接，成为电“浮置”的状态的电极。
在本发明的薄膜半导体装置具备的保护电路元件中，由于具备PIN二极管以及与其I层对向配置的浮置电极，因而对于过大的电流流过保护电路元件，栅极绝缘膜被破坏而电贯通的场合，PIN二极管的P层(或N层)和浮置电极成为短络结构。然而，由于浮置电极与其他受电控制的导电层或半导体层不连接，即使保护电路元件被破坏后也能够确保PIN二极管的绝缘性。因此，若构成使用上述保护电路元件构成保护电路，可以提供一种薄膜半导体装置，其能够构成良好地旁路因静电引起的浪涌电压的静电保护电路，且输入足以破坏保护电路元件的浪涌电压后仍能工作。
另外，对于设置上述浮置电极和不设上述浮置电极的场合，可得到逆方向的保护性能差别很大。如此良好的半导体层那样没有浮置电极的状态，甚至对对应于击穿电压的电压也不能有保护性能，通过设置浮置电极，也会发生稍许的电流泄漏。即使对于由此引起的即便是轻微的对TFT装置带来的负面影响的逆向浪涌电压，也能够具有保护功能。
本发明的半导体薄膜装置，在所述基体上设置具有半导体元件的主电路部、由该主电路部延伸出的端子部、插入所述主电路部和端子部之间的保护电路部，所述保护电路部能够做成具有先前记载的本发明的保护电路元件的结构。
所述保护电路元件，即使对于过大电流流过而被破坏的场合，也能确保本体的绝缘性。为此，若设置具备这种保护电路元件的保护电路部，由端子部导入过大浪涌电流，即使因该电流而使保护电路元件被破坏，与以往的由二极管连接TFT构成的保护电路元件不同，连接端子部和主电路部的电路结构也不会发生变化。因此，通过本发明能够提供一种导入足以破坏保护电路元件的浪涌电压后也能正常工作、高可靠性和长寿命的薄膜半导体装置。
本发明的薄膜半导体装置中，优选为构成所述PIN二极管的半导体膜和构成所述主电路部的半导体元件的半导体膜是在所述基体上的同一层形成的半导体膜。若做成这种结构，由于主电路部的半导体元件和PIN二极管可在同一工序中形成，可实现提高薄膜半导体装置的可靠性而不受制造工序变化的影响。
在本发明的薄膜半导体装置中，设置于所述主电路部的所述半导体元件是薄膜晶体管、构成所述浮置电极的导电膜和构成所述薄膜晶体管的栅极电极的导电膜优选为做成在所述基体上同一层形成的结构。通过这种结构，可以得到主电路部的薄膜晶体管和保护电路元件可在同一工序中形成的优点。
在本发明的薄膜的半导体装置中，优选为所述浮置电极和所述PIN二极管的I层在俯视时的大略同一位置形成。通过该结构，将所述浮置电极用作掩模掩模通过向半导体膜中导入杂质，由于能够自匹配地形成PIN晶体管的I层，因此成为可用简单工序制造的保护电路元件。在相关的结构中，若在主电路部中设有薄膜晶体管，由于能够在将薄膜晶体管的栅极作为掩模掩模，用自匹配地形成沟道区域的工序中同时形成所述PIN晶体管的I层，因而能够成为制造效率更加优良的薄膜半导体装置。
本发明的薄膜半导体装置中，也可以是，在所述PIN二极管是在其P层和I层或N层和I层之间具有比该P层或N层杂质浓度低的低浓度杂质区域的结构。同通常的半导体装置一样，在设于薄膜半导体装置的薄膜晶体管中，为防止由热载流子引起的电气特性的劣化，多采用LDD(LightlyDoped Drain)结构。因此，若采用本结构相关的PIN二极管，对于同上述LDD结构的薄膜晶体管同时形成所述保护电路元件的情况，可以有效地寻求制造工序的通用化。能够提供电气特性更好的，可进一步提高PIN二极管的耐压的、可靠性高的保护电路元件。
在本发明的薄膜半导体装置中，所述低浓度杂质区域可以是在与所述浮置电极平面上重合的区域形成的结构。若做成这样的结构，主电路部的薄膜晶体管是具有GOLDD(Gate Overlapped Lightly Doped Drain)结构的器件，可以共通化制造工序，且能够进一步提高PIN二极管的耐压。
本发明的薄膜半导体装置中，介于绝缘膜和所述PIN二极管的I层对向配置的浮置电极也可以是具有与所述PIN二极管的P层或N层的一部分平面上重合的部分的结构。
若做成这样的结构，不必要局限于将与半导体膜一部分平面上重合地配置的浮置电极用作掩模对半导体膜进行杂质导入而所谓的自匹配地形成沟道区域的方法。因此，也可以用在通常的绝缘膜上图案形成的光刻胶作为掩模进行向半导体膜中导入杂质，在那样的场合中，能够提高制造工序的自由度。即，可以用共通的制造工序制造主电路和保护电路元件，也可以用其他的工序制造。即使对应于这种状况的制造工序不同，所得到的保护电路元件的电气特性可按照前述的再现，但也不能说没有变化。
本发明的薄膜半导体装置中，所述保护电路元件优选为直接连接在所述端子部。
如图9所示，用以往的二极管连接TFT用作保护电路元件的保护电路中，在连接焊盘219a和二极管连接TFT30D之间设有电阻元件R1。该电阻元件R1是由通常的N型或P型半导体层形成的元件，可起到抑制由从连接焊盘219a导入的浪涌引起的急剧电压上升的功能，是保护二极管连接TFT30D的器件。即使二极管连接TFT30D被破坏而导通时，起到避免电源线Vdd或Vss和连接焊盘219a直接短路的作用。与此相反，本发明涉及的薄膜半导体装置中，即使如先前记载的保护电路元件被破坏，由于焊盘219a也不会和电源线Vdd或Vss直接短路，因而能够确保端子部和主短路部的导通。可是相反，若在保护电路元件和端子部之间插入电阻元件，在所输入的浪涌电压过大的情况下，该电阻元件被破坏，由于端子部和内部电路部之间断线，薄膜半导体装置变得不能正常工作。因此，采用如本结构的保护电路元件和端子部直接连接的结构，成为即使导入足以破坏保护电路部的元件的电压也确保主电路部的正常工作的薄膜半导体装置。
本发明的薄膜半导体装置的制造方法，是具有基体和形成于该基体上的半导体膜的薄膜半导体装置的制造方法，其特征在于，包括保护电路元件形成工序，所述保护电路元件形成工序包括在基体上形成半导体膜的工序、在所述半导体膜上形成绝缘膜的工序、通过在所述绝缘膜上图案形成导电膜而形成与所述半导体膜平面上重合的浮置电极的工序、通过以所述浮置电极为掩模在所述半导体膜中导入杂质形成在该半导体膜上形成P层、N层和I层的PIN二极管的工序。
通过该制造方法，由于以所述浮置电极用作掩模向半导体膜导入杂质形成PIN二极管的各层，因而能够形成效率高、可靠性优良的保护电路元件，并且能够容易而高效地制造高可靠性的薄膜半导体装置。
本发明的薄膜半导体装置的制造方法，是在基体上设有具有半导体元件主电路部、由该主电路部延伸出的端子部、插入所述主电路部和端子部的保护电路部的薄膜半导体装置的制造方法，形成所述保护电路部的工序优选为含有与上述本发明相关的保护电路元件的形成工序。
通过该制造方法，因而能够容易而高效地制造具有外部连接电子的薄膜半导体装置，可良好地保护主电路部免受由端子部导入的浪涌电压影响的薄膜半导体装置。
本发明的薄膜半导体装置的制造方法，能够做成如下方法所述主电路部含有包括半导体膜以及与所述半导体膜介于绝缘膜对向的栅极电极的薄膜晶体管，构成所述薄膜晶体管的半导体膜和构成所述保护电路元件的半导体膜在同一工序中形成，并且构成所述薄膜晶体管的栅极电极和构成所述保护电路元件的浮置电极在同一工序中形成。另外，在本发明的薄膜半导体装置的制造方法中，优选为所述薄膜晶体管的源极或漏极和所述PIN二极管的P层或N层，通过同一杂质导入工序形成。
通过该制造方法，能够使构成所述主电路部的薄膜晶体管和保护电路元件以同一工序制造，能够制造不受对以往制造工序的变更影响的高可靠性的优良的薄膜半导体装置。
本发明的薄膜半导体装置的制造方法中，在所述杂质导入工序中，所述薄膜晶体管的半导体膜和所述保护电路元件的半导体膜，能够形成比邻接的杂质导入区域低杂质浓度的低浓度杂质领域。通过相关的制造方法，具备LDD结构的薄膜晶体管和具有所述PIN二极管以上的耐压的结构的保护电路元件能够在相同的工序中形成。
本发明的电光学装置中，其特征在于，含有先前所述的薄膜半导体装置。先前的本发明相关的薄膜半导体装置，能够用作有源矩阵方式的电光学装置的TFT阵列基板。在相关的TFT阵列基板中，作为构成图像显示区域的像素的开关元件使用TFT，另外，设置于边缘区域的驱动电路中也形成使用TFT的反相器等。另外，也设置作为外部连接端子的端子部。因此，本发明的结构若适用于相关的TFT阵列基板，能够通过保护电路部良好地保护构成内部电路的上述图像显示区域的开关元件和驱动电路，能够构成可靠性优良寿命长的电光学装置。
接下来，本发明的电子机器，其特征在于，具有先前所记载的本发明的电光学装置。通过该结构，能够提供具有可对内部电路良好保护免受浪涌电压等过大电压影响的保护电路，以及具有可靠性优良、寿命长的显示部的电子机器。
图1本发明第一实施方式相关的薄膜半导体装置的保护电路结构图。
图2本发明第一实施方式相关的保护电路元件的平面结构图及剖视结构图。
图3表示本发明的实施方式相关的液晶显示装置的图。
图4本发明的液晶显示装置电路结构图及薄膜晶体管(TFT)剖视图。
图5本发明的第二实施方式相关的保护电路元件的概略剖视图。
图6本发明的第三实施方式相关的保护电路元件的概略剖视图。
图7本发明的第四实施方式相关的保护电路元件的概略剖视图。
图8表示电子机器的一个例子的立体结构图。
图9表示以往的薄膜半导体装置的保护电路的图。
图10表示比较有、无本发明相关的浮置电极的PIN二极管的TLP特性的图。
图11本发明相关的其他薄膜半导体装置的保护电路结构图。
图12表示比较有、无本发明相关的低浓度区域的PIN二极管的电气特性的图。
图中11-基板(基体)，2-第1绝缘膜(栅极绝缘膜)，6-第2绝缘膜(层间绝缘膜)，181a-PIN二极管，118p-p层，118n-N层，118i-I层，118s-半导体膜，118g-浮置电极，181、182、281、381、481-保护电路元件(薄膜半导体元件)，218n、318n-低浓度杂质领域。
具体实施例方式以下参照
本发明的实施方式。本实施方式示例性地说明本发明相关的薄膜半导体装置的基本结构和安装有薄膜半导体装置的电光元件。
(薄膜半导体装置)图1是表示本发明相关的薄膜半导体装置的电路构成的概略结构图。如图1所示，本实施方式的薄膜半导体装置包括内部电路(主电路部)17、保护电路部1 8和端子部19。端子部19上设有多个连接焊盘19a～19c。在这些连接焊盘19a～19c和内部电路17之间插入保护电路部18。连接焊盘19b、9c是电源输入终端(Vdd，Vss)。
保护电路部18包括串联连接的多个保护电路元件181、182。从所述连接焊盘19a延伸出的信号布线23通过电阻元件18b连接在两个保护电路元件181、182之间。另一方面，由内部电路17延伸出的信号布线24通过电阻元件18c同保护电路元件181、182和信号布线23连接。
另外，保护电路元件181的一端(阴极侧)通过信号布线与作为电源输入端子的连接焊盘19b(Vdd)连接。保护电路元件182的一端(阳极侧)通过信号布线与连接焊盘19c(Vss)连接。
图2(a)是表示图1所示的181的具体结构例的平面结构图，图2(b)是图2(a)的沿A-A线的剖面结构图。
另外，在图2中，仅示出了保护电路部181的主要部分，省略了连接在相同元件上的布线等。另外，另一方的保护电路元件182也具有同保护电路元件181相同的结构。
如图2所示，本实施方式相关的保护电路元件181包括PIN二极管181a以及与该PIN二极管181a的一部分平面上地重合配置的浮置电极118g。PIN二极管181a包括半导体膜118s以及与半导体膜118s连接的多个(图中所示为4个)阳极电极118a和多个(图中所示为4个)阴极电极118c。在半导体膜118s上，形成有P层118p、N层118n、和配置于它们之间的I层118i，阳极电极118a导电连接在P层118p上，阴极电极118c导电连接在N层118n上。而且，浮置电极118g被相对配置在PIN二极管181a的I层118i中。
参见图2(b)截面结构，在基板11上形成有诸如多晶硅膜形成的半导体膜118s，形成有覆盖半导体膜118s的诸如氧化硅形成的第1绝缘膜2。在第1绝缘膜2上形成由诸如铝、钽、钼、多晶硅等形成的浮置电极118g，形成覆盖浮置电极11 8g的第2绝缘膜6。因此，在到达贯通第2绝缘膜6和第1绝缘膜2的半导体膜118s的连接孔中，埋置有阳极电极118a和阴极电极118c，并分别与P层118p和N层118n电连接。
所述保护电路元件181所包括的浮置电极118g，如图2(b)所示，由埋设在第1绝缘膜2和第2绝缘膜6之间的导电膜形成，不和其他元件连接，也不接地，取得任意电位的电极。
另外，图1所示的内部电路17，同保护电路部18一样，含有利用形成于基板之上的薄膜半导体膜形成的半导体元件，是含有诸如TFT(薄膜晶体管)的结构。
若借助具有上述结构的本实施方式的薄膜半导体装置，通过具备保护电路元件181的保护电路部18，能够良好地保护内部电路17免受通过诸如焊盘19a导入的静电等正的浪涌电压的影响。也就是说，如果从连接焊盘19a导入浪涌电压，PIN二极管181和182之间流过电流，浪涌电流被旁路到电源输入端子侧，阻止内部电路17侧流过过大电流。
另外，本实施方式的薄膜半导体装置即使对于保护电路元件181、182被超过耐压的浪涌电压破坏的情况，内部电路17和连接焊盘19a之间的电连接也不会产生不正常。这在用以往的二极管连接TFT的保护电路中是不可能得到的优点。
若通过图2所示的保护电路元件181具体地说明，对于具有浮置电极118g的保护电路元件181被破坏的情况，同图9所示的二极管连接电极TFT30D一样，由薄层绝缘膜形成的第1绝缘膜2因贯通电荷而劣化，PIN二极管181a的P层118p(或N层118n)和浮置电极11g之间成为短路状态的情况较多。并且，在这种短路状态中，与以往的二极管连接TFT30D成为导通状态相对应，本实施方式涉及的保护电路元件118中P层118p和浮置电极118g之间的成为短路，由于浮置电极118g和其他结构器件之间没有电连接，PIN二极管181a的阳极电极118a和阴极电极118c之间不会产生短路。因此，破坏后的保护电路元件181作为单纯的绝缘体工作。从而，保持焊盘19a和内部电路19之间电路连接的结构，即使超过保护电路的耐压的浪涌电压导入后，薄膜半导体装置也能够不产生故障而正常地工作。
另外，本实施方式的保护电路元件，即使对于相反方向的浪涌电压，也会产生同样的效果。图10是有无浮置电极的PIN二极管的TLP(transmission line pulse)测定结果。横轴表示向相反方向的保护电路元件的负荷电压。纵轴表示此时流过保护电路元件的电流。另外，图中实线是有浮置电极的情况，虚线是没有浮置电极的情况。从该图可以明白，在负荷电压超过20V的区域，具有浮置电极的二极管的曲线的斜率变大。也就是说，本实施方式即使对相反方向的电压，也具有低负荷电压区域的电流特性。因此，利用本实施方式的保护元件，对于不论是正方向的还是反方向的低浪涌电压均能组成形成旁路的保护电路。通过本发明，能够发挥双极性保护元件的保护性能。
另外，具有能够达到上述作用效果的保护电路部18的薄膜半导体装置，如图11所示，也可以不设置图1所示的电阻元件18b而构成，做成保护电路元件181、182和连接焊盘19a之间通过布线23直接连接的结构。电阻元件18b，对于从焊盘19a导入浪涌电压时，抑制电路中电压的急剧上升，起到保护电路的作用，对于导入过大的浪涌电压的情况，甚至电阻元件18b也被破坏，有时产生断线。因此，若这样的电阻元件18b断线，连接焊盘19a和内部电路17断开，对薄膜半导体的工作带来故障。对此，若做成设置保护电路元件181、182，而不设置电阻元件18b的结构，即使对于因过大的浪涌电压导入而使保护电路元件被破坏的场合，由于连接焊盘19a和内部电路17确保导通，因此不会因保护电路部18的破坏而引起薄膜半导体装置自身无法工作，能够延长薄膜半导体装置的寿命。
(电光学装置)上述的本发明相关的半导体装置中，能够构成有源矩阵型(active-matrix-type)装置。以下，作为含有图1所示的薄膜半导体装置的电光学装置的一个例子，说明有源矩阵方式的透过型液晶显示装置。
图3(a)是说明本实施方式的液晶显示装置从各组成元件和对向对向基板侧观察的俯视图，图3(b)是图3(a)沿H-H’线的剖视图。另外，在用于以下说明的各图中，为了使得各层和各器件达到在图面上可辨认程度的大小，各层和各器件具有不同的比例尺。
本实施方式的液晶显示装置10，如图3(a)、(b)所示，具有由透明基板形成的TFT阵列基板11(基体)和对向基板12通过密封材料13贴合，在由密封材料13所分割的空间内封入液晶层14的结构。TFT阵列基板11的大概中央部位形成图像显示区域17c。在其外侧的边缘区域16，沿着TFT阵列基板11的一条长边的区域(在图3中为沿X方向的边)设有数据线驱动电路17a。数据线驱动电路17a是由与图像显示区域17c的X方向的像素数相同数目的单位电路(图略)组成。另一方面，在图像显示区域17c的两侧，沿着TFT阵列基板11的两条短边的区域(在图3中为沿Y方向的边)分别设有两条扫描线驱动电路17b。而且，在TFT阵列基板11的剩下的一条边上设置多条布线22，以连接设置于图像显示区域17c的两侧的扫描线驱动电路17b和17b。
另外，在靠近TFT阵列基板11数据线驱动电路17a的边端，沿X方向以规定间距设置为一列用于在该TFT阵列基板11上连接FPC的多个连接焊盘19a。因此，在这些连接焊盘19a和数据线驱动电路17a之间，设有保护电路部18。由连接焊盘19a延伸出的多条布线23、24通过保护电路部18同数据线驱动电路17a、扫描线驱动电路17b、17b，以及连接焊盘19a电连接。
从而，在本实施方式的液晶显示装置10中，数据线驱动电路17a和两个扫描线驱动电路17b以及图像显示领域17c相当于图1所示的内部电路(主电路部)17的结构要素。成为该内部电路的同具有多个连接焊盘的19a连接部19，通过保护电路部18电连接的结构。
另外，如图1和图2所示，数据线驱动电路17a和连接焊盘19a…之间设置的保护电路部18是将保护电路元件181、182作为主体形成的静电保护电路，通过保护电路元件181、182旁路浪涌电流，以保护在图像显示区域17c内形成的像素开关元件以及驱动电路17a、17b。另外，在本实施方式中，保护电路部18于图像显示区域于图像显示区域17c的左侧用和右侧用设置两个。
另外，在对向基板12的角部，配置有用于TFT阵列基板11和对向基板12之间导电的基板间导通材料25(上下导通部)。在对向基板12设有共通电极(图略)。用于为该共通电极供给共通电位的布线32通过基板间导通材料25设置TFT阵列基板11上，配置在TFT阵列基板11的最外周位置。在图3(b)上附上符号9而示出的构成元件，是图像显示区域17c内的各像素的每个所设置的像素电极。
接下来，在图4(a)是液晶显示装置10的电路结构图。图(b)是表示图(a)所示的TFT30的概略剖视结构的图。如图4(a)所示，在液晶显示装置的10的图像显示区域17c上形成互相交叉延伸的多条数据线6a和扫描线3a，在由数据线6a和扫描线3a围成的矩形状区域中设置像素X，图4中仅示出一个像素，在像素显示区域17c中，多个像素X以俯视时为矩阵状配置。
在各像素X中，对应于数据线6a和扫描线3a交叉的位置，设置作为像素开关元件的TFT30，扫描线3a接在TFT30的栅极，数据线6a接在源极，漏极上连接对液晶层14施加电场的像素电极9。另外，接有和像素电极9并联的蓄积电容器70，与像素电极9相反一侧的电极接在电容线3b上。
若仅参照图4(b)所示的TFT30的剖视结构，TFT基板阵列11上形成半导体膜1a，形成覆盖半导体膜1a的栅极绝缘膜(第1绝缘膜)2，形成介于栅极绝缘膜2和半导体膜1a相对的栅极电极(扫描线)3a。半导体膜1a具有源极区域1b、漏极区域1c和沟道区域1a’。在半导体膜1a中，沟道区域1a’和栅极电极3a相对。形成覆盖栅极电极3a和栅极绝缘膜2的层间绝缘膜(第2绝缘膜)6，在贯通该层间绝缘膜6和栅极绝缘膜2的半导体膜1a的源极区域1b和漏极区域1c设有到达的连接孔。通过所述连接孔数据线6a和源极区域1b电连接，像素电极9和漏极区域1c电连接。该TFT30可以是P沟道型、N沟道型的任意一种。
图4(c)是设置有数据线驱动电路17a和扫描线驱动电路17b的反相器(CMOS-TFT)117的概略剖视图。反相器117具有P沟道TFT117P和N沟道TFT117N通过电极(输出端子)117c相互连接的结构。TFT117P、TFT117N分别使用TFT阵列基板11上形成的半导体膜117s形成。栅极电极(输入端子)117g介于覆盖半导体膜117s而形成的栅极绝缘膜2，和半导体膜117s对向配置。
本实施方式中，图4(b)所示的TFT30的半导体膜1a，图4(c)所示的反相器117的半导体膜117s，以及图2(b)所示的保护电路元件181的半导体膜118s，均是利用TFT阵列基板11上同层形成的半导体膜而形成。另外，TFT30的栅极电极3a、反相器的117的栅极电极117g，保护电路元件181的浮置电极118g，均利用形成于覆盖上述半导体膜而形成的栅极绝缘膜(第1绝缘膜)2的导电膜形成。因此，任何半导体元件，在同半导体膜、栅极电极(或浮置电极)平面上重合的区域，是本征半导体区域或导入微量浓度杂质的区域，设有沟道区域1a’、I层118i等。
在上述结构的本实施方式的液晶显示装置10中，由于具备前述的薄膜半导体装置的结构，能够通过保护电路部18保护内部电路(数据线驱动电路17a、扫描线驱动电路17b、及图像显示区域17c)免受由连接焊盘19a导入的浪涌电压的影像。藉此，成为制造时和使用时难于产生内部电路破坏，具有优良可靠性的长寿命液晶显示装置。另外，在保护电路部18中，具有如下优点即使对于输入超过有此种结构的PIN二极管的耐压而PIN二极管被破坏的情况，也不发生连接焊盘19a彼此短路。具有不产生液晶显示装置工作不正常的效果。
另外，如上所述，液晶显示装置10所具备的半导体元件(TFT30、反相器117、以及保护电路元件181)，由于共通地做成在导电膜上介于绝缘膜和半导体膜对向配置的结构，因而半导体膜1a、117s、118s的形成工序以及栅极电极3a、117g、浮置电极118g的形成工序能够做成通用的工序。另外，即使向半导体模导入杂质时，将栅极电极3a、117g、以及浮置电极118g用作掩模对半导体膜进行杂质注入，晶体管的沟道区域和PIN二极管的I层能够自匹配地形成。
从而，在本实施方式的液晶显示装置10中，作为构成内部电路的数据线驱动电路17a、扫描线驱动电路17b、以及图像显示区域17c的静电保护电路功能的保护电路部18，能够同时地通过内部电路形成工序形成，可以在不使制造工序复杂化的同时提高显示装置的可靠性。
〔第二实施方式〕接下来，说明有关本发明的第二实施方式。图5是第二实施方式相关的薄膜半导体装置所具备的保护电路元件的概略剖视图。图5是相当于先前的第1实施方式的图2(b)的图，本实施方式相关的保护电路元件281的平面结构同图2(a)所示的保护电路元件181的基本相同。
图5所示的保护电路元件281以PIN二极管281a和浮置电极118g作为主体构成。因此，其特征为于同PIN二极管281a的半导体膜118s和浮置电极118g平面重合的位置设置的I层118i、N层118n之间，与N层118n相比杂质浓度低的区域是低杂质浓度区域218n形成的区域。
图12是将根据本实施方式的保护电路元件的电压—电流特性和根据第一实施方式的保护电路元件的比较的图。另外，横轴是施加电压，纵轴是电流。图中的实线表示根据在I层、N层间没有低浓度区域的第一实施方式的保护元件的特性，虚线表示根据在I层、N层之间具有低浓度区域的第二实施方式的保护元件的特性。根据该图，虚线延伸到15V以上，由此可以看出本实施方式的保护电路元件的耐压提高了。在这样的PIN二极管的I层、N层间或I层、P层间设有低浓度杂质区域。保护电路元件的耐压变高的同时，保护电路的耐压增加，可靠性更高。
这样，在用于像素开关元件和驱动电路的TFT中，为抑制因在栅极绝缘膜中注入热载流子而使电气特性(阈值Vth、转移电导gm、漏极电流Ids等)变动，采用在漏极近旁设置高电阻层的LDD(Lightly Doped Drain)结构，以缓和沟道边界的电场。因此，如本实施方式相关的PIN二极管218n，通过做成在I层118i和N层118n之间设置低浓度杂质区域(高电阻区域)218n的结构，同先前的第一实施方式涉及的保护电路元件181一样，能够容易地与内部电路TFT以相同的工序形成。
〔第三实施方式〕接下来，说明有关本发明的第3实施方式。图6是第三实施方式相关的薄膜半导体装置所具备的保护电路元件的概略剖视图。图6是相当于先前的第一实施方式的图2(b)的图，本实施方式相关的保护电路元件381的平面结构同图2(a)所示的保护电路元件181的基本相同。
图6所示的保护电路元件381以PIN二极管381a和浮置电极118g作为主体构成。设置于同PIN二极管381a的半导体膜118s和浮置电极118g平面上重合的位置的I层118i、与N层118n之间，与N层118n相比杂质浓度低的区域是低杂质浓度区域318n形成的区域，同图5所示的PIN二极管281a一样。在本实施方式相关的PIN二极管381a中，低浓度杂质区域318n在同浮置电极118g平面上重合的位置形成。
这样的保护电路元件381的结构，成为具有所谓GOLDD(GateOverlapped Lightly Doped Drain)结构的TFT的类似结构。从而，构成内部电路的TFT，对于是具有这种GOLDD结构情况下，即使对于构成保护电路元件的PIN二极管381a，若做成如本实施方式的低浓度杂质区域318n以同浮置电极平面上重合地配置的结构，也能够容易地同内部电路以相同的工序形成保护电路元件，并且也能够形成同第二实施方式同样的高耐压的PIN二极管。
另外，对于形成GOLDD结构的情况，通过两层结构的金属膜形成诸如栅极电极，同时该栅极的上层侧(半导体膜的相反侧)金属膜的面积比下层侧的金属膜狭窄的结构，将相关的栅极电极作为掩模向半导体膜导入杂质。那样的话，对应于上述下层侧的金属膜相对上层侧的金属膜伸出的区域，低浓度杂质区域在半导体膜上自匹配地形成。
因此，即使制造本实施方式的保护电路元件381时，也能够将浮置电极118g做成和上述GOLDD结构TFT的栅极电极同样的两层结构。通过向N层118n中进行杂质导入，能够做到在浮置电极118g的平面区域形成低浓度杂质区域318n。
〔第四实施方式〕接下来，说明关于本发明的第四实施方式。图7是第四实施方式相关的薄膜半导体装置所具备的保护电路元件的概略剖视图。图7是相当于先前的第一实施方式的图2(b)的图，本实施方式相关的保护电路元件481的平面结构同图2(a)所示的保护电路元件181的基本相同。
图7所示的保护电路元件481以PIN二极管481a和浮置电极118g作为主体构成。I层118i设置于PIN二极管481a的半导体膜118s和浮置电极118g平面上重合的位置，这一点同先前的第一至第三实施方式一样。本实施方式中，N层118n伸出到浮置电极118g和半导体膜118s平面上重合的区域，这与其他实施方式不同。即使采用具有这种N层伸出部分418n的PIN二极管481a，也能够得到与先前的实施方式同样的结果。另外，即使浮置电极118g延伸到，第二、第三实施方式所示的P层118p、I层118i、或N层118n、I层118i之间具有低浓度杂质区域218n、318n的PIN二极管的P层118p或N层118n，表面也具有同样的高耐压，能够提供对逆向浪涌电压具有保护功能的保护电路元件。
在以前的第一至第三实施方式中，说明将与半导体膜118s的一部分平面上重合配置的浮置电极118g作为掩模，使用半导体膜中导入杂质的情况，在构成内部电路的TFT的形成工序中，没有必要采用必须自匹配地形成沟道区域方法。例如，也可以将在栅极绝缘膜上形成图案的光刻胶作为掩模进行向半导体膜导入杂质，在这种情况下，成为导入杂质后形成栅极电极，可以采用栅极电极和杂质导入区域(例如，漏极区域)一部分平面上重合的结构。从而，对于将相关的结构作为内部电路形成的情况，作为保护电路元件，使用具有本实施方式的PIN二极管481a的器件，制造工序的共通化这一点是有效的。
〔电子机器〕接下来，说明关于具有本发明的上述实施方式的液晶显示装置的电子机器的具体例子。
图8是作为便携电话机一例的立体图。在图8中，符号1300表示便携电话机主体，符号1301表示使用上述液晶显示装置的显示部。符号1302是操作部，1303、1304分别是接受部和发送部。
图8所示的电子器械，由于具有使用上述实施形态的液晶显示装置的显示部，能够实现具备高可靠性和长寿命的液晶显示部。
另外，本发明的技术范围不限于上述实施方式的限定，可在不脱离本发明主旨的范围内作各种变形。例如，本发明也适用于使用有源矩阵基板的电光学装置，不仅是液晶显示装置，也能够适用于有机EL显示器等电流驱动型发光装置。另外，对于数据线驱动电路、扫描线驱动电路等的周边电路的配置，不限于上述方式，也可能进行适当的变形。
权利要求
1.一种薄膜半导体装置，是包括基体和形成于该基体上的半导体膜的薄膜半导体装置，其特征在于，设置有保护电路元件，所述保护电路元件包括具有所述半导体膜的PIN二极管，以及介于绝缘膜和该PIN二极管的I层相对配置的浮置电极。
2.一种薄膜半导体装置，其特征在于，在所述基体上设置具有半导体元件的主电路部、由该主电路部延伸出的端子部、插于所述主电路部和所述端子部之间的保护电路部；所述保护电路部设置有权利要求1所述的保护电路元件。
3.根据权利要求2所述的薄膜半导体装置，其特征在于，构成所述PIN二极管的半导体膜和构成所述主电路部的半导体元件的半导体膜是在所述基体上的同一层形成的半导体膜。
4.根据权利要求2或3所述的薄膜半导体装置，其特征在于，所述主电路部所具有的半导体元件是薄膜晶体管，构成所述浮置电极的导电膜和构成所述薄膜晶体管的栅极电极的导电膜形成在所述基体上的同一层。
5.根据权利要求1～4中的任一项所述的薄膜半导体装置，其特征在于，所述浮置电极和所述PIN二极管的I层形成在俯视时的大略同一位置。
6.根据权利要求1～5中的任一项所述的薄膜半导体装置，其特征在于，所述PIN二极管是在其P层和I层之间具有比该P层杂质浓度低的低浓度杂质区域，或者，在N层和I层之间具有比N层杂质浓度低的低浓度杂质区域。
7.根据权利要求6所述的薄膜半导体装置，其特征在于，所述低浓度杂质区域形成在与所述浮置电极平面上重合的区域中。
8.根据权利要求1～7中的任一项所述的薄膜半导体装置，其特征在于，所述PIN二极管与介于绝缘膜相对配置的浮置电极，具有与所述PIN二极管的P层或N层的一部分在平面上重合的部分。
9.根据权利要求2～4中的任一项所述的薄膜半导体装置，其特征在于，所述保护电路元件直接与所述端子部连接。
10.一种薄膜半导体装置的制造方法，是具有基体和形成于该基体上的半导体膜的薄膜半导体装置的制造方法，其特征在于，包括保护电路元件形成工序，所述保护电路元件形成工序包括在形成于基体上的半导体膜上形成绝缘膜的工序；通过在所述绝缘膜上形成导电膜图案而形成与所述半导体膜平面上重合的浮置电极的工序；通过将所述浮置电极作为掩模在所述半导体膜中导入杂质，在该半导体膜上形成P层、N层和I层，以形成PIN二极管的工序。
11.一种薄膜半导体装置的制造方法，是在基体上设置具有半导体元件的主电路部、由该主电路部延伸出的端子部、插于所述主电路部和所述端子部之间的保护电路部的薄膜半导体装置的制造方法，其特征在于，形成所述保护电路部的工序含有权利要求10所述的保护电路元件的形成工序。
12.根据权利要求11所述的薄膜半导体装置的制造方法，其特征在于，所述主电路部备有薄膜晶体管，该薄膜晶体管含有包括半导体膜以及在该半导体膜中介于绝缘膜相对的栅极电极；在同一工序中形成构成所述薄膜晶体管的半导体膜和构成所述保护电路元件的半导体膜；并且在同一工序中形成构成所述薄膜晶体管的栅极电极和构成所述保护电路元件的浮置电极。
13.根据权利要求12所述的薄膜半导体装置的制造方法，其特征在于，通过同一杂质导入工序形成所述薄膜晶体管的源极和所述PIN二极管的P层，或者所述薄膜晶体管的漏极和N层。
14.根据权利要求13所述的薄膜半导体装置的制造方法，其特征在于，在所述杂质导入工序中，所述薄膜晶体管的半导体膜和所述保护电路元件的半导体膜中，能够形成比邻接的杂质导入区域的杂质浓度低的低浓度杂质领域。
15.一种电光学装置，其特征在于，含有权利要求1～9中的任一项所述的薄膜半导体装置。
16.一种电子机器，其特征在于，含有权利要求15所述的电光学装置。
全文摘要
在具备基体及形成于该基体上的半导体膜的薄膜半导体装置中，在所述基体上设有内部电路(主电路部)(17)，保护电路部(18)、端子部(19)。在所述保护电路部(18)上，设有保护电路元件(181，182)，其具有所述半导体膜的PIN二极管，以及介于该PIN二极管的I层和绝缘膜对向配置的浮置电极。能够提供一种可构成可对内部电路良好保护免受浪涌电压影响的保护电路，对于因过大电压而被破坏时电路结构不产生故障，且具有优良的可靠性的电路元件的薄膜半导体装置。
文档编号H01L21/70GK1725500SQ20051008606
公开日2006年1月25日 申请日期2005年7月19日 优先权日2004年7月23日
发明者江口司, 松本友孝, 藤田伸 申请人:精工爱普生株式会社