专利名称：等离子体溅射成膜方法及成膜装置的制作方法
技术区域本发明涉及通过对半导体晶片等被处理体的上面和在该上面开口的凹部的表面进行等离子体溅射而形成金属薄膜用的改良的成膜方法及成膜装置。
背景技术：
一般在半导体器件的制造过程中，反复在半导体晶片上进行成膜处理、图形蚀刻处理等各种处理，以制造所希望的半导体器件。从进一步要求半导体器件的高集成化及高细微化出发，使线宽和孔径越来越细微化。所以，由于各种尺寸的细微化，倾向于使用电阻更小且廉价的Cu作为配线材料和填充材料(日本特开2000-77365号公报)。当使用Cu作为配线材料和填充材料时，考虑到密着性等，一般使用钽金属膜、氮化钽膜等作为其下面的阻挡层。
在形成该阻挡层时，首先，在等离子体处理装置内，在晶片上面和在该上面开口的凹部的表面形成氮化钽膜(下面称为“TaN”膜)作为基底层。接着，在同一等离子体溅射装置内，在TaN膜的上面形成钽膜(下面称为“Ta膜”)。然后，在该阻挡层的表面形成由Cu膜构成的薄种子膜。接着，通过对晶片的全体表面(上面及凹部的表面)实施镀Cu处理，而将凹部内填充。
图8是采用一般等离子体溅射方法成膜的半导体晶片的凹部周边的部分截面图。在该半导体晶片S上，以上面开口的方式形成对应于通孔(via hole)、穿孔(through hole)、沟槽(槽(trench)、双镶嵌(DualDamascene)构造)等的凹部2。该凹部2随着设计规则的细微化，其深宽比(aspect ratio)变得非常大(例如3～4左右)。例如，凹部2的宽度或者内径达到0.01μm左右。
在等离子体溅射装置内，在图8所示的晶片S的表面全体(上面及凹部2的表面)上，大致均匀地形成由TaN膜构成的基底层4。在同一等离子体溅射装置内，在基底层4的上面形成由Ta膜构成的金属膜6。在等离体溅射装置内形成基底层4和金属膜6时，向载置晶片S的载置台施加高频电压的偏置电力，进行金属离子的引入。而且，通过在金属膜6的表面全体上形成由薄Cu膜构成的种子膜并在其上实施镀Cu处理，可以利用Cu膜填充凹部2的内部。
然而，一般在等离子体装置内进行成膜的情况下，如上所述，通过对载置半导体晶片的载置台施加偏置电力，在晶片表面上引入金属离子，可以提高成膜速率。这种情况下，如果偏置电压过大，则晶片表面会被为了产生等离子体而导入装置内的放电气体(即使被等离子体化其自身也不生成沉积物的物质的气态)例如Ar(氩气)所溅射，使得好不容易沉积的金属膜被削掉。因此，偏置电力不能被设置成如此大。
在如上那样形成由Ta膜构成的金属膜的情况下，具有以图8所示的状态向凹部2内形成金属膜的倾向。即，虽然金属膜6附着在凹部2内的底部和侧壁的上部，但是在金属膜6位于凹部2开口的部分上，产生以夹着开口的形状突出的悬突部分(overhung)8。另外，有时在凹部2的侧壁下部产生金属膜6的未形成部分10。其原因是由于溅射产生的金属离子的直线性弱，所以金属离子在到达侧壁下部前碰撞在侧壁上部。因此，即使以后通过镀层等以Cu膜填充凹部2，有时也会因内部没有充分填充而产生空隙。
发明内容
本发明是鉴于上述问题，为了有效地将其解决而创造。本发明的目的在于提供一种等离子体溅射成膜方法及成膜装置，能够在开口于被处理体上面的凹部的侧壁上均匀地形成金属膜。
通过本发明人对利用等离子体溅射的成膜方法仔细研究的结果表明，控制供给至载置台的偏压电力，使通过金属离子的引入进行的成膜和通过放电气体的等离子体进行的溅射蚀刻同时平衡地发生，由此，能够在形成于半导体晶片表面(被处理体的上面)上的非常微小的凹部的侧壁上均匀地形成金属膜，进而获得本发明。
因此，本发明提供一种成膜方法，特征在于，包括
准备工序，将具有上面和在该上面开口的凹部的被处理体载置在真空处理容器内的载置台上；以及成膜工序，在上述处理容器内利用放电气体的等离子体溅射金属靶而产生金属离子，并且向上述载置台施加其大小能够使在上述被处理体的上面通过上述金属离子的引入进行的金属膜的沉积和通过上述放电气体的等离子体进行的溅射蚀刻同时发生的偏置电力，使上述金属膜沉积在上述凹部的侧壁上。
例如，上述金属膜为钽膜。
在该成膜方法中，优选上述成膜工序中的偏置电力的大小被设定成，使在上述被处理体的上面通过上述金属离子的引入而得到的金属膜的成膜速率和通过上述放电气体的等离子体进行的溅射蚀刻的蚀刻速率大致均衡。
在该成膜方法中，在上述准备工序和上述成膜工序之间，还可以包括在上述被处理体的上面及凹部表面形成由与上述金属膜不同的物质构成的基底层的工序。
在这种情况下，优选上述成膜工序中的偏置电力的大小被设定成不对上述基底层进行溅射蚀刻。
另外，在该成膜方法中，在上述准备工序和上述成膜工序之间，还可以包括在上述被处理体的上面及凹部表面上形成由与上述金属膜相同的物质构成的初期金属膜的工序。
在该成膜方法中，上述成膜工序还可以包括第一子工序，在上述被处理体的上面及凹部表面上形成第一金属膜；以及第二子工序，在上述第一金属膜上形成由与上述第一金属膜不同的金属构成的第二金属膜。
另外，在该成膜方法中，在上述准备工序和上述成膜工序之间，还包括在上述被处理体的上面及凹部表面上形成由与上述金属膜不同的物质构成的基底层的工序，上述成膜工序在上述第一子工序和上述第二子工序之间还可以包括通过蚀刻削掉位于上述凹部底部的基底层的第三子工序。
而且，如果有必要在与第一子工序不同的处理容器内进行第二子工序，那么可以在第一子工序和第二子工序之间进一步插入设置有准备工序或其他工序。
例如，上述第一金属膜为钽膜，上述第二金属膜为铜膜。
例如，上述基底层为氮化钽膜。
另外，本发明提供一种成膜装置，其特征在于，包括真空处理容器；载置台，被设置在上述处理容器内，用于载置具有上面和在该上面开口的凹部的被处理体；气体供给系统，向上述容器内供给含有放电气体的处理气体；等离子体产生系统，在上述处理容器中产生上述放电气体的等离子体；金属靶，被设置在上述处理容器内，由上述等离子体溅射而产生金属离子；偏置电源，向上述载置台施加偏置电力；以及偏置电源控制器，其控制上述偏置电源，使得向上述载置台施加其大小能够使在上述被处理体的上面通过上述金属离子的引入进行的金属膜的沉积和通过上述放电气体的等离子体进行的溅射蚀刻同时发生的偏置电力，使上述金属膜沉积在上述凹部的侧壁。
在该成膜装置中，优选上述偏置电源控制器控制上述偏置电源，使上述成膜工序中的偏置电力的大小为能够使在上述被处理体的上面通过上述金属离子的引入而得到的金属膜的成膜速率和通过上述放电气体的等离子体进行的溅射蚀刻的蚀刻速率大致均衡。
根据以上的成膜方法及成膜装置，通过控制施加于载置台的偏置电力，使通过金属离子的引入进行的金属膜的沉积和通过放电气体的等离子体进行的溅射蚀刻均衡地同时发生，由此能够在开口于被处理体上面的凹部的侧壁上均匀地形成金属膜。结果，通过进行后续的镀层处理例如利用Cu等金属，能够较好地填充开口于被处理体上面的凹部，且不产生空隙。
图1是本发明的成膜装置的一实施方式的截面示意图。
图2是溅射蚀刻的角度依赖性的示意图。
图3是偏置电力与晶片上面的成膜量的关系的示意图。
图4是以(A)～(E)各工序表示本发明的第一实施方式的、半导体晶片的凹部周边纵向截面图。
图5是偏置电力和工序压力与金属离子的垂直性的关系的示意图。
图6是以(A)～(D)各工序表示本发明的第二实施方式一部分的、半导体晶片的凹部周边纵向截面图。
图7是以(A)～(E)各工序表示本发明的第三实施方式的、半导体晶片的凹部周边纵向截面图。
图8是用一般等离子体溅射方法成膜的半导体晶片的凹部周边的纵向截面示意图。
具体实施例方式
下面，基于附图，详细阐述本发明的成膜方法及成膜装置的一实施方式。
图1是本发明成膜装置的一实施例的截面示意图。此处，以ICP(Inductively Coupled Plasma电感耦合等离子体)型等离子体溅射装置作为成膜装置为例进行说明。该成膜装置12具有例如由铝成形为中空圆柱状的真空处理容器14。该处理容器14接地。处理容器14在其底部16设有排气口18。真空泵68通过节流阀66连接在排气口18上。
在该处理容器14中设有例如由铝制成的圆板状的载置台20。在载置台20的上面设置有静电卡盘22，用于吸附保持作为被处理体的半导体晶片S。根据需要对静电卡盘22施加图未示出的吸附用直流电压。由产生例如13.56MHz高频的高频电源所构成的偏置电源38通过配线36而连接在静电卡盘22上。该偏置电源38通过由例如微型计算机构成的偏置电源控制器40来控制输出的偏置电力。
载置台20由从下面中央向下延伸的支柱24所支撑。该支柱24贯穿处理容器底部16而连接于图未示出的升降机构。由此，能够使载置台20在处理容器14内进行升降。以包围支柱24的方式设置能够伸缩的金属波纹管26。该金属波纹管26，其上端与上述载置台20的下面气密结合，而下端与底部16的上面气密结合。在载置台20中形成有用于冷却晶片S的制冷剂流过的制冷剂循环路28。
另外，在容器底部16上竖立设置有多根支撑销钉30。在载置台20上形成有对应于各支撑销钉30的销钉插入孔32。所以，在载置台20下降时，由贯通插入孔32的支撑销钉30的上端支撑晶片S，能够在与图未示出的搬送臂之间进行晶片S的传送。在处理容器14的下部侧壁，为了使搬送臂进入而设置有可开关的闸阀34。
另外，在处理容器底部16上，设置有气体导入口62，用于向处理容器14内导入作为放电气体的含有Ar气体的处理气体。而且，还具有通过该导入口62向容器14内供给处理气体的气体供给源63。气体供给系统63具有图未示出的气体源和由气体流量控制器、阀门等构成的控制器64。
在处理容器14的上方，通过密封部件44气密地安装有由氮化铝等电介体构成的、相对于高频波具有透过性的透过板42。在该透过板42的上面设置有等离子体发生系统46，用于在处理容器14内的处理空间52中产生放电气体(Ar气体)的等离子体。该等离子体产生系统46具有配置在透过板42上的感应线圈48和连接于感应线圈48上的例如13.56MHz的高频电源50。
在透过板42的正下方设置有例如由铝构成的挡板54，用于使从感应线圈48通过透过板42向处理容器14内导入的高频波扩散。在该挡板54的下方，以包围处理空间52上部的方式配置有向上逐渐变窄的环状金属靶56。该金属靶56与可变直流电源58连接。使用例如钽、Cu等作为金属靶56的材料。金属靶56被放电气体(Ar气体)的等离子体溅射而产生金属离子。具体地说，通过等离子体中的Ar离子的碰撞使金属原子或者原子团从金属靶56放出，这些原子或者原子团在通过等离子体中时被离子化而成为金属离子。
在金属靶56的下方以包围处理空间52的方式设置有由例如铝构成的圆筒形的保护罩60。该保护罩60接地并且其下部向内侧弯曲而延伸到载置台20的侧部附近。
成膜装置12具有控制各部工作的装置控制器100。具体地说，装置控制器100控制偏置电源控制器40、高频电源50、可变直流电源58、气体控制器64、节流阀66、真空泵68等的工作，所以，能够利用成膜装置12大致实行如下处理。
首先，通过使真空泵68工作将处理容器14内部变成真空，通过气体控制器64释放Ar气体，并控制节流阀66将处理容器14内维持在规定真空度。然后，从可变直流电源58向金属靶56施加DC电力，并从高频电源50向感应线圈48施加高频电力。而且，从偏置电源控制器40向载置台20施加规定的偏置电力。
于是，在处理空间52内，通过施加在金属靶56及感应线圈48上的电力而生成Ar气体的等离子体。所以，等离子体中的Ar离子碰撞金属靶56，金属靶56被溅射。被溅射的金属靶56的金属原子或者原子团在通过等离子体中时被离子化而成为金属离子。这些金属离子被施加于载置台20上的偏置电力所吸引而沉积在晶片S的表面。
如后所述，通过装置控制器100控制偏置电源控制器40，进一步增大施加在载置台20上的偏置电力，由此，能够将等离子体中的Ar离子也吸引在载置台20上。
另外，装置控制器100的控制可以按照预先编好的控制程序进行。该控制程序可以存储在磁存储介质、光存储介质、半导体存储器等各种存储介质中并能被读取。
下面，参照图2及图3，详细说明使用上述构成的成膜装置所进行的本发明方法的原理。
首先，本发明方法的特征在于在通过等离子体溅射进行金属膜的形成时，将对载置台所施加的偏置电力控制为合适的大小，由此，使在形成有凹部的晶片上面的通过金属离子的引入进行的金属膜的沉积和通过放电气体的等离子体(Ar离子)进行的溅射蚀刻同时发生，从而集中地在凹部的侧壁上沉积金属膜。具体地说，控制此时偏置电力的大小，使通过金属离子的引入而得到的金属膜的成膜速率和通过放电气体的等离子体进行的溅射蚀刻的溅射速率大致均衡。
对这一点详细进行说明。首先，对不考虑成膜量而通过放电气体的等离子体进行的溅射蚀刻的蚀刻速率的特性进行说明，得到图2所示的溅射面的角度和溅射速率的关系。此处，溅射面的角度是指溅射面的法线与Ar离子入射方向所成的角度。例如，如果溅射面为晶片上面及凹部的底部，则溅射面的角度均为0度。如该图明确所示，在溅射面的角度为0度(晶片上面)时，可以进行某种程度的溅射蚀刻，但是，在溅射面的角度为90度(凹部的侧壁)时则完全无法进行溅射蚀刻。并且，溅射面的角度在40～80之间时，溅射蚀刻非常剧烈。
此外，在图1所示的由ICP型溅射装置构成的成膜装置中，施加在晶片S侧的电力与在晶片S上面(非凹部的侧壁)的金属膜的成膜量的关系如图3所示。即，使等离子体发生用高频电力保持一定，在偏置电力没达到如此大的程度时，通过金属离子的引入得到较高的成膜量。但是，若进一步增加偏置电力，则因偏置电力而加速的放电气体的等离子体中的离子溅射蚀刻晶片上面的倾向逐渐变强(参照图2)。结果，好不容易沉积的薄膜被溅射除掉。
所以，晶片上面的通过金属离子的引入而得到的成膜速率和通过放电气体的等离子体进行的溅射蚀刻的蚀刻速率一旦相同，则成膜和蚀刻互相抵消，晶片上面的成膜量实质上为零。这时的条件对应于图3中的点X1(偏置电力为350W)。另外，图3中的偏置电力和成膜量只不过表达一个例子，因装置、成膜时间等导致这些数值变动也是不言而喻的。
在现有技术中，这种溅射装置的一般使用条件相当于图3的区域A1。该区域A1是偏置电力不太大而能够得到高成膜量(成膜率)的区域。与此相对，在本发明中，在晶片上面，在通过金属离子的引入而得到的成膜速率和通过放电气体的等离子体进行的溅射蚀刻的蚀刻速率大致均衡的区域A2上进行成膜。此处，“大致均衡”不仅包括在晶片上面成膜量实质上为零的情况，还包括成膜量达到区域A1成膜量的3/10左右的情况。
接着，分为第一、第二及第三实施方式对本发明的具体实施方式
进行说明。
<第一实施方式>
在图1中，首先，在使载置台20向下方下降的状态下，通过闸阀34向处理容器14内搬入晶片S，并使其支撑在支撑销钉30上。然后，使载置台20上升，将晶片S载置在载置台20的上面，并利用静电卡盘22吸附保持晶片S(准备工序)。其中，在晶片S上，以上面开口的方式预先形成有如图8所说明的通孔、穿孔、沟槽那样的凹部2。
接着，将处理容器14的内部抽真空至规定的压力，之后，向等离子体发生系统46的感应线圈48施加高频电压，并从偏置电源38向载置台20的静电卡盘22施加规定的偏置电力以进行成膜。此处，为了形成TaN膜，而使用Ta(钽)作为金属靶56的材料，同时，除作为放电气体的Ar气体之外、还向处理容器14内供给含有氮化气体N2的处理气体。因此，如图4(A)所示，在晶片S的表面全体(上面及凹部2的表面)上形成大致均匀的TaN膜作为基底层4。此时的偏置电力，相当于与现有的一般成膜条件相同的图3中的区域A1，具体说为100W(瓦)左右。在这种情况下，因为由TaN膜构成的基底层4的厚度非常薄，所以在凹部2的开口部不会产生悬突。
接着，进行作为本发明特征的成膜工序。在该成膜工序中，将施加在载置台20上的偏置电力增大到相当于图3中的区域A2的数值。例如，为了使晶片上面的成膜量为零，设定偏置电力为相当于图3中点X1的数值，具体说为350W，进行作为第一金属膜的Ta膜的成膜(第一子工序)。此时，停止从气体导入口62供给氮化气体，仅供给Ar气体作为处理气体。因此，如图4(B)所示，在晶片S的上面和凹部2内的底部几乎没有沉积第一金属膜6，而仅在凹部2内的侧壁上均匀地沉积有由Ta膜构成的第一金属膜6，而且即使在凹部2的开口处也不产生悬突。
下面说明理由。即，通过将偏置电力的大小设定为相当于图3中的区域A2尤其是点X1的值，使与金属离子的引入方向正交的晶片上面的通过金属离子的引入而得到的成膜速率和通过放电气体的等离子体进行溅射蚀刻的蚀刻速率大致均衡。因此，在晶片上面，金属膜的成膜量最终大致为零。而且，对于凹部2内的底部，因溅射而从该部分飞散的金属附着并沉积在凹部2内的侧壁上。结果，凹部2内的底部的成膜量几乎为零，该部分附着在侧壁上而提高了侧壁部分的膜厚均匀性。另外，在凹部2的开口没有产生悬突部分8(图8)的理由，也是因为上述成膜现象和蚀刻现象互相抵消作用的结果。
这样，在通过金属离子的引入而得到的成膜速率和通过放电气体的等离子体进行蚀刻的蚀刻速度大致均衡的成膜方法中，重要方面是有助于成膜的金属在等离子体中不包含中性金属原子，几乎全部(95％以上、优选99％以上)被离子化。因此，只要将等离子体发生系统46的高频电力设定成较高(5000～6000W)即可。
若含有作为成膜种子的中性金属原子，则即使在晶片上面的成膜量为零，但由于在凹部2内的底部蚀刻占优，使得作为基底膜的阻挡层4也会受到损伤，因此，并不优选。中性金属原子虽然在晶片上面沉积，但由于其相对于晶片S的垂直性低，所以无法到达凹部2的底部。因此，在凹部2的底部，放电气体的等离子体的离子比金属离子多，蚀刻占优。
这里，为了将说明简单化，假想通过放电气体的等离子体的1个离子的碰撞使已经沉积的1个金属原子(或金属离子)飞出(蚀刻)。而且，在本发明的成膜方法中，由于金属膜沉积在凹部2的侧壁上，优选金属离子相对于晶片的垂直性低至某一程度。所以，处理容器14内的压力被维持为比现有成膜方法高而成为低真空状态(1～100mTorr，更优选3～10mTorr)，金属离子的平均自由行程变短。因此，金属离子与放电气体的等离子体碰撞的次数增加，可降低相对于晶片的垂直性。
关于这一点，一边参照图5一边进行说明。图5是相对于偏置电力、工序压力的金属离子的垂直性的示意图。在图5中以A、B及C表示的各椭圆表示的是在晶片上面每单位面积所沉积的金属离子的量和其入射角。具体地说，如果从原点向各椭圆引出相交的直线，则从原点到该交点的长度为金属离子量，其直线与X轴的夹角为入射角。其中，相对于晶片上面垂直入射时，入射角为0度。例如，椭圆A相当于在图3的区域A1成膜的情况；椭圆B表示工序压力为低真空且相当于在图3的点X1成膜的情况；椭圆C表示工序压力为高真空(0.5mTorr以下)且相当于在点X1成膜的情况。另外，如图5下部所示那样，直线L1、L2表示的是能够到达凹部2的底部的金属离子的临界角θ。
以小于图5所示临界角θ的入射角到达晶片上面的金属离子，既能够在凹部2的侧壁成膜，也能够在底部成膜。另外，以大于临界角θ的入射角度入射的金属离子仅在侧壁成膜，且其角度越大，越具有在侧壁的上侧成膜的倾向。所以，为了如本发明那样在凹部2的整个侧壁上高效率地成膜，优选含有临界角θ附近的成分比椭圆C多的椭圆A、更优选椭圆B的条件。
而且，此时，将偏置电力设定为在区域A2内的点X1以外的地方，也能够在晶片上面形成与区域A1的情况相比显得很薄的第一金属膜6。另外，偏置电力的大小位于由TaN膜构成的基底层4不受因溅射(蚀刻)引起的伤害的范围内。
这样，如果通过第一子工序形成由Ta膜构成的第一金属膜6，形成如图4(B)所示的由TaN膜和Ta膜的层叠构造构成的阻挡层，则进行第二子工序。在该第二子工序中，将晶片S搬送到除金属靶56的材料从钽变为Cu以外、其他均与图1所示的第一成膜装置12相同构成的第二成膜装置的载置台20上。然后，以与第一子工序相同的等离子体电力的条件(图3的点X1)，如图4(C)所示，在形成于凹部2内的侧壁上的Ta膜的第一金属膜6上，形成由Cu膜构成的金属膜70作为由与钽不同的金属构成的第二金属膜。在这种情况下，金属膜70能够在凹部2内的侧壁上均匀地形成。
在这种情况下，由于第二成膜装置的处理容器通过能够被抽真空的传递室而与第一成膜装置的处理容器14相连，所以能够不使半导体晶片S暴露在大气中而移到第二成膜装置。
接着，在第二处理装置中，设定等离子体电力为图3中的区域A1，如图4(D)所示，在晶片S的表面全体(上面以及凹部2的表面)上形成镀层电极用的Cu膜。由于该Cu膜72的厚度比较薄，例如为90nm以下，因此能够防止在凹部2的开口产生悬突部分。
然后，从第二成膜装置取出晶片S，通过在其上实施通常的镀层处理，如图4(E)所示，利用Cu74将凹部2内完全填充。在这种情况下，与图8所示的现有方法的情况不同，由于在开口部没有生成悬突部分，所以能够利用Cu74将凹部2完全填充且不会生成空隙。另外，通过图1所示的装置控制器100控制的等离子体溅射成膜时的工序条件，例如，如下所述。靶用直流电源58的输出功率为0～12000W，Ar气体的流量为50～1000sccm，偏置电力为320～350W左右，N2气体的流量为5～500sccm。
<第二实施方式>
下面，说明图6所示的本发明方法的第二实施方式。
在本实施方式中，在与上述第一实施方式大致相同的第一子工序(图6(A))和第二子工序(图6(C))之间，追加通过溅射削掉位于凹部2底部的基底层4的第三子工序(图6(B))。
本实施方式的第一子工序，在下述方面与上述第一实施方式的第一子工序(图4(B))不同。即，施加相当于图3中的区域A2内的区域A3(比点X1稍靠上方的区域)的偏置电力(例如320W左右)，然后，如图6(A)所示，在晶片S的上面形成有仅有ΔH厚的金属膜6A为下步工序做准备。这时，在凹部2的底部沉积有厚度为晶片S上面的金属膜6A的厚度ΔH的20％左右的金属膜。
如图6(B)所示，在接着的第三子工序中，通过蚀刻削掉位于凹部2底部的TaN膜的基底层4。在该第三子工序中，将金属靶56从图1所示的成膜装置12取出，利用Ar气体的等离子体进行溅射蚀刻。此时，虽然晶片S的上面也被蚀刻，但是由于预先形成的薄金属膜6A起到保护膜的作用，所以晶片S上面不会受到伤害。
如图6(C)所示，在接着的第二子工序中，形成由Cu膜构成的第二金属膜70。于是，在图6(D)所示的Cu膜72形成后，通过与第一实施方式相同的镀层处理(图4(E))利用Cu74填充凹部2的内部。另外，一般在凹部2的下面存在由Cu构成的配线。因此，根据本实施方式，在凹部2的底部，实现没有TaN膜介于其中的Cu-Cu连接，能够大幅度降低该部分的电阻。
<第三实施方式>
下面，说明图7所示的本发明方法的第三实施方式。
本实施方式包括形成由与第一金属膜6相同的金属构成的初期金属膜(Ta膜)80作为阻挡层的工序(图7(A))，以代替上述第一实施方式的形成由TaN膜构成的基底层4的工序(图4(A))。
具体地说，如图7(A)所示，首先，在晶片S的全体表面(上面及凹部2的表面)上，利用与现有技术相同的等离子体溅射成膜，形成Ta膜作为初期金属膜80。此时，使用相当于图3中的区域A1的偏置电力，沉积足够厚(例如100nm以上)的初期金属膜80。在这种情况下，Ta膜不仅沉积在凹部2的底面上，还沉积在其侧壁上，在凹部2的开口处形成悬突部分82。但是，该悬突部分82的问题可以在下步工序被解决。
如图7(B)所示，在接下来的第一子工序，形成由Ta膜构成的第一金属膜6。此时的偏置电力与第一实施方式的第一子工序(图4(B))相同，设定为图3中的点X1。这样，仅在凹部2内的壁面上形成第一金属膜6。此时，在晶片S的上面，由于使通过金属离子的引入进行的成膜和通过放电气体的等离子体(Ar离子)进行的溅射蚀刻以平衡状态同时发生，所以，晶片S上面的初期金属膜80的厚度H基本上无变化。此外，由于凹部2的开口部分容易受到Ar离子的多方向溅射，所以悬突部分82(图7(A))被削掉，回到比较正常的开口状态。
如图7(C)所示，在接下来的第二子工序中，形成由Cu膜构成的第二金属膜70。于是，在形成图7(D)所示的Cu膜72之后，通过图7(E)所示的镀层处理利用Cu74填充凹部2内部。在这种情况下，显示出与第一实施方式相同的作用效果，例如能够防止凹部2内的空隙产生。
以上实施方式的各数值仅为示例，当然不限于此。此外，TaN/Ta/Cu(第一及第二实施方式)或Ta/Cu(第三实施方式)构成的阻挡膜/种子膜的层叠构造虽然作为例子而被进行了说明，但本发明不限于这些层叠构造。例如，TiN/Ti/Cu层叠构造、TiN/Ti/Ru层叠构造、甚至Ti/Cu构造、Ti/Ru构造当然也适用于本发明。
而且，各高频电源的频率也不限于13.56MHz，也能够使用其它频率例如27.0MHz。并且，作为放电气体也不限于Ar气体，可以使用其它惰性气体，例如He、Ne等。而且，此处虽然以半导体晶片为例作为被处理体进行了说明，但并不限定于此，LCD基板、玻璃基板等也能够适用于本发明。
权利要求
1.一种成膜方法，其特征在于，包括准备工序，将具有上面和在该上面开口的凹部的被处理体载置在真空处理容器内的载置台上；以及成膜工序，在所述处理容器内利用放电气体的等离子体溅射金属靶而产生金属离子，并且向所述载置台施加其大小能够使在所述被处理体上面通过所述金属离子的引入进行的金属膜的沉积和通过所述放电气体的等离子体进行的溅射蚀刻同时发生的偏置电力，使所述金属膜沉积在所述凹部的侧壁上。
2.如权利要求1所述的成膜方法，其特征在于所述成膜工序中的偏置电力的大小被设定成，使在所述被处理体的上面通过所述金属离子的引入而得到的金属膜的成膜速率和通过所述放电气体的等离子体进行的溅射蚀刻的蚀刻速率大致均衡。
3.如权利要求1所述的成膜方法，其特征在于在所述准备工序和所述成膜工序之间，还包括在所述被处理体的上面及凹部表面形成由与所述金属膜不同的物质构成的基底层的工序。
4.如权利要求3所述的成膜方法，其特征在于所述成膜工序中的偏置电力的大小被设定成不对所述基底层进行溅射蚀刻。
5.如权利要求1所述的成膜方法，其特征在于在所述准备工序和所述成膜工序之间，还包括在所述被处理体的上面及凹部表面上形成由与所述金属膜相同的物质构成的初期金属膜的工序。
6.如权利要求1所述的成膜方法，其特征在于所述成膜工序包括第一子工序，在所述被处理体的上面及凹部表面上形成第一金属膜；以及第二子工序，在所述第一金属膜上形成由与所述第一金属膜不同的金属构成的第二金属膜。
7.如权利要求6所述的成膜方法，其特征在于在所述准备工序和所述成膜工序之间，还包括在所述被处理体的上面及凹部表面上形成由与所述金属膜不同的物质构成的基底层的工序，所述成膜工序在所述第一子工序和所述第二子工序之间还包括通过蚀刻削掉位于所述凹部底部的基底层的第三子工序。
8.如权利要求1所述的成膜方法，其特征在于所述金属膜为钽膜。
9.如权利要求6所述的成膜方法，其特征在于所述第一金属膜为钽膜，所述第二金属膜为铜膜。
10.如权利要求7所述的成膜方法，其特征在于所述第一金属膜为钽膜，所述第二金属膜为铜膜。
11.如权利要求10所述的成膜方法，其特征在于所述基底层为氮化钽膜。
12.一种成膜装置，其特征在于，包括真空处理容器；载置台，被设置在所述处理容器内，用于载置具有上面和在该上面开口的凹部的被处理体；气体供给系统，向所述处理容器内供给含有放电气体的处理气体；等离子体产生系统，在所述处理容器中产生所述放电气体的等离子体；金属靶，被设置在所述处理容器内，由所述等离子体溅射而产生金属离子；偏置电源，向所述载置台施加偏置电力；以及偏置电源控制器，其控制所述偏置电源，使得向所述载置台施加其大小能够使在所述被处理体的上面通过所述金属离子的引入进行的金属膜的沉积和通过所述放电气体的等离子体进行的溅射蚀刻同时发生的偏置电力，使所述金属膜沉积在所述凹部的侧壁。
13.如权利要求12所述的成膜方法，其特征在于所述偏置电源控制器控制所述偏置电源，使所述成膜工序中的偏置电力的大小为能够使在所述被处理体的上面通过所述金属离子的引入而得到的金属膜的成膜速率和通过所述放电气体的等离子体进行的溅射蚀刻的蚀刻速率大致均衡。
全文摘要
本发明涉及利用等离子体溅射在半导体晶片(S)的上面和在上面开口的凹部的表面形成金属薄膜的技术。本发明的成膜方法的特征在于利用放电气体的等离子体在处理容器(14)内溅射金属靶(56)而产生金属离子，同时，对载置台(20)施加偏置电力，其中，该电力的大小使在处理体(S)上面通过金属离子的引入进行的金属膜的沉积和通过放电气体的等离子体进行的溅射蚀刻同时发生。
文档编号H01L21/285GK101044258SQ20058003589
公开日2007年9月26日 申请日期2005年10月18日 优先权日2004年10月19日
发明者池田太郎, 铃木健二, 波多野达夫, 水泽宁 申请人:东京毅力科创株式会社