专利名称：硅基液晶显示芯片基板的制造及检测方法
技术领域：
本发明涉及半导体制造领域，特别涉及一种硅基液晶显示芯片基板的制 造及检测方法。
背景技术：
硅基液晶显示芯片(liquid crystal on s i 1 icon, LC0S )由于具有体积 小、开口率高以及光利用效率高等传统液晶显示器(liquid crystal display, LCD)无法比拟的优点，而逐渐引起业界的重视。
LCOS作为一种反射式矩阵液晶显示器件，通过利用反射光，并在一个信 号扫描周期内顺序驱动其所包含的呈矩阵排列的复数个独立显示单元而实现 液晶显示；通常，其独立显示单元称为像素单元。
图1为LC0S像素单元结构示意图，如图1所示，LCOS像素单元IOO包含像素 驱动单元lll，其中包括一存储电容器(以下简称像素电容)和一个起开关作 用的晶体管(MOSFET,以下筒称像素开关)。在像素驱动单元lll上形成有像 素驱动电极113。像素驱动电极113与像素驱动单元111之间具有介电层112; 利用通孔117顺序连接像素驱动单元111、介电层112及像素驱动电极113形成 像素单元基板11Q。复数个像素单元基板11G呈矩阵排列构成LC0S基板；将LCOS 基板与导电玻璃基板130贴合，形成腔体并在腔体内灌注液晶120后，形成 LCOS。
图2为现有技术中LC0S基板检测原理示意图。如图2所示，图中虚线框部 分为图1中所示的LCOS像素单元基板110的等效电路(以下简称像素单元驱动 电路114)。像素单元驱动电路114包括像素开关115、像素电容116及像素驱动 电极113 。像素开关115为金属-氧化物-半导体场效应晶体管 (Metal-Oxide-Semiconductor Field Effect Transistor, MOSFET);其具有 与像素电容116的 一个极板连接的源极，以及连接行扫描电3各2 00的行扫描线 201的栅极和连接列扫描电路210的列扫描线211的漏极。像素电容116的另一 个极板同公共电极连接或接地。像素开关115经由源极与像素电容116和像素 驱动电极113相连。LCOS通过行扫描电路200及行扫描线201对像素开关115的 栅极施加电压，使连接于行扫描线201的成行设置的像素开关115均处于导通 状态；在行扫描周期内，列扫描电路210顺序施加电压信号于列扫描线211,
即将数据顺序写入系列像素单元基板110中，进而在像素电容116与像素开关
图1所示，此时，像素驱动电极113响应电势与对应的导电玻璃基板处具有的 电势之间形成电势差，进而激活对应位置处的液晶。从而在一组行扫描线周
期内对LCOS各像素单元写入数据，驱动相应像素单元，实现LCOS的显示。
对LC0S基板的一企测通过4全测单元进行，此4企测单元与#皮测LC0S基板通过 列扫描线211连接。此检测单元包含顺序相连的检测开关2 30 、检测电容24 0及 检测器220。 LCOS基板性能正常时，列扫描线211应具有与写入数据对应电平 的电势，但当LCOS基板存在缺陷时，例如存在短路或绝缘性能下降时，同缺 陷处LCOS像素单元基板110相连的列扫描线211对应的电势电平将不再是标准 值，因此，通过检测器220检测列扫描线的电势电平，并同检测器220内预设 的标准电势电平比较，可对LCOS基板进行缺陷检测。
图3为现有测试方法中LCOS像素单元基板检测范围示意图，如图3所示， LCOS像素单元基板110包括顺序连接的像素驱动单元111 、介电层112以及像素 驱动电极113;像素驱动单元111包括像素开关115、像素电容116及中间材料 层140;像素开关115经由介电层内通孔117与像素驱动电极113相连，通过连 接线118与像素电容116相连。由于工艺条件的限制，行、列扫描电路向像素 单元输入电压信号的行扫描线201和列扫描线211需经中间材料层中的连接孔 117接入像素驱动单元111,并通过中间材料层140和介电层中的连接孔117与 像素驱动电极113相连，而不能直接从像素驱动电极113处接入，致使利用现 有检测方法无法检测到包含像素驱动电极113和部分中间材料层140、介电层 112及其中的连接孔117部分存在的缺陷。若对具有缺陷的部分像素单元基板 进行灌注液晶操作，将导致生产成本的增加。
公开号为"2003/0038651 Al"的美国专利申请中公开了 一种LCOS基板检 测方法，该方法在LCOS像素单元驱动电路的结构设计中加入一个像素驱动电 极数据读取晶体管(mirror read pass transistor, MRPT)，使得LCOS基板 检测可以检测到包括像素驱动电极在内的LCOS基板上层材料缺陷，但更改设
计后的像素单元驱动电路结构复杂，易导致工艺的复杂化及生产成本的增加， 且复杂的像素单元驱动电路易使得具有相同功能的LCOS体积偏大，不符合器
件小型化发展趋势的要求。因此，急需一种既可检测出LCOS基板缺陷又不改
变基板结构的检测方法。
发明内容
本发明提供一种硅基液晶显示芯片基板制造方法，包括
形成硅基液晶显示芯片基板结构，其中，所述结构中包含复数个像素驱 动单元及其上介电层；
在所述硅基液晶显示芯片基板结构上淀积一辅助金属层，形成具有复数 个像素辅助电容的硅基液晶显示芯片基板检测结构；
刻蚀所述辅助金属层及复数个像素驱动单元上表面介电层，露出像素驱 动单元上表面；
对刻蚀后的硅基液晶显示芯片基板检测结构进行测试；
在测试后的硅基液晶显示芯片基板检测结构上沉积 一保护层；
移除辅助金属层；
移除驱动单元上表面介电层，形成硅基液晶显示芯片基板。
所述辅助金属层材料可选用Al 、 Cu、 Ti等集成电路制造常用金属中的 一种；所述辅助金属层厚度为0. 1 ~ 1微米。
本发明提供一种硅基液晶显示芯片基板检测方法，包括
通过淀积一辅助金属层，形成具有复数个像素辅助电容的硅基液晶显示 芯片基板检测结构；；
利用像素辅助电容，获得检测数据；
分析检测数据，检测出硅基液晶显示芯片基板缺陷。
所述辅助金属层覆盖硅基液晶显示芯片基板内全部像素单元基板；所述 辅助金属层材料为A1 、 Cu、 Ti等集成电路制造常用金属中的一种；所述辅助 金属层厚度为O. 1 ~ l微米；所述辅助金属层在完成检测后被移除；所述像素 辅助电容包含像素驱动电极和辅助金属层；所述像素辅助电容内像素驱动电 极存储正电荷；所述检测数据为像素驱动电极因存储正电荷而具有的高电势 在所述像素驱动单元内形成电势分布的变化规律；所述像素驱动电极存储的 正电荷经由向所述像素驱动单元施加扫描信号电压及向辅助金属层施加负高 压获得；所述扫描信号电压为零电压或任意合理低电压值；所述负高压值根 据待测像素单元具有的电容值及像素驱动单元内电势分布的峰值电压推算；
所述像素单元具有的电容值为像素单元内的像素电容、像素单元内各组成部 分间的寄生电容和与待测像素单元相关的像素单元间的寄生电容的总和。
与现有技术相比，本发明具有以下优点
1. 首次实现可保持LCOS芯片原有结构及性能的整体电路电学测试，包括 外围控制电路及象素阵列的电学测试。
2. 通过引入辅助金属层形成测试辅助结构改进测试的检测范围，可在 LCOS制造完成前检测出包括像素驱动电极等上层材料缺陷在内的LCOS基板缺 陷，进而对具有缺陷的部分像素单元基板不再进行灌注液晶操作，由于灌注 液晶的成本占全部LCOS生产成本的近三分之一，因此，应用本发明方法将大 大地降低生产成本。
3. 在LCOS基板制造过程后期移除为形成测试辅助结构而引入的辅助金属 板，可最终形成与现有产品具有相同LCOS基板结构的LCOS，不影响器件的尺 寸及性能。
图1为LCOS像素单元结构示意图2为现有技术中LC0S基板检测原理示意图3为现有技术中LCOS像素单元基板检测范围示意图4A 图4F为说明本发明实施例的LC0S基板制造流程示意图5为说明本发明实施例的LCOS基板检测结构示意图6为说明本发明实施例检测过程的时序图一；
图7为说明本发明实施例检测过程的时序图二。
图中同样的部件用同样的标号表示。其中
100:像素单元；110像素单元基板；
111:像素驱动单元；112介电层；
113:像素驱动电极；114像素单元驱动电路;
115:像素开关；116像素电容；
117:通孔；118连接线；
120:液晶层；130导电玻璃基板；
140:中间材料层；200行扫描电路；
201:行扫描线；202行扫描信号；
210列扫描电路；211列扫描线；
212列扫描信号；220检测器；
230检测开关；231检测开关控制信号;
240;险测电容；300辅助金属板；
310辅助金属板控制信号；400保护层；
500驱动单元上表面层；600公共电才及；
700LCOS基板。
具体实施例方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图 对本发明的具体实施方式
做详细的说明。
图4A-4F为说明本发明实施例的LCOS基板制造流程示意图，为突出本发明 方法相对于现有方法的改进，省略本发明方法中保留的与现有LCOS基板制造
明。显然，此举不影响说明本发明方法的完整性。如图所示，应用本发明方 法的LCOS基板制造流程为
首先，如图4A所示，形成LCOS基板结构。
利用现有工艺形成LCOS驱动单元，并在LCOS驱动单元表面500形成介电层 112，进而在介电层上沉积LC0S驱动电极层113，刻蚀此驱动电极层后，在其 上沉积一介电层作为进行后续工艺的保护层。所述LCOS驱动单元包含复数个 像素驱动单元111,所述LCOS驱动电极包含复数个像素驱动电极l 13。
所述LCOS基板结构的材料及制造方法根据产品要求、工艺条件及现行工 艺流程确定。
然后，如图4B所示，在所述LCOS基板结构上淀积一辅助金属层300,形成 LCOS基板检测结构，经由此结构，可检测出包括像素驱动电极等上层材料缺 陷在内的LCOS基板缺陷，并辅助确定LCOS基板失效模式。
图5为说明本发明实施例的LC0S基板检测结构示意图，如图5所示，所述 LCOS基板检测结构包括LCOS基板700、介电层112及沉积于介电层上的辅助金 属层300;所述LCOS基板700内包含复数个像素单元驱动电路114;所述像素单 元驱动电路114如图5内虚线包围区域所示；如图4及图5中实线包围区域所示， 所述LC0S基板7 0 0包含具有像素单元驱动电路l 14的复数个像素单元基板l 10;
所述像素单元驱动电路114包括像素开关115、像素电容116及像素驱动电极 113 。像素开关115为金属-氧化物-半导体场效应晶体管 (Meta卜0xide-Semiconductor Field Effect Transistor, M0SFET);其具有 与像素电容116的 一个极板连接的源极，以及连接行扫描电3各2 00的行扫描线 201的栅极和连接列扫描电路210的列扫描线211的漏极。像素电容116的另一 个极板同公共电极6 0 0连接或接地。像素开关115经由源极与像素电容l 16和像 素驱动电极113相连。所述辅助金属层300涵盖LCOS基板内全部像素驱动电极 113;所述像素驱动电极113、介电层112及辅助金属层300构成具有存储结构 的像素辅助电容；所述辅助金属层300的淀积方法根据工艺条件及产品要求确 定。作为本发明的实施方式，所述辅助金属层材料可选用A1 、 Cu、 Ti等集成 电路制造常用金属中的一种；所述辅助金属层厚度为O. 1 ~ l微米。
对LCOS基板的4全测通过检测单元进行，此检测单元与,皮测LCOS基板通过 列扫描线211连接。所述检测开关230通过检测电容240与检测器220相连。所 述检测开关230为MOSFET，其具有与附加逻辑控制电路相连的栅极和与列扫描 线211相连的漏极。
采用本发明方法对LCOS基板进行检测时，利用行扫描电路20O和列扫描电 路210并通过行扫描线201和列扫描线211向LCOS基板施加电压扫描信号，所述 行扫描电路200、列扫描电路210以及由其分别引出的行扫描线201和列扫描线 211均可形成于LCOS基板上。
再后，如图4C所示，刻蚀所述辅助金属层及复数个像素驱动单元上表面 介电层U2，图形区内线缝处露出驱动单元上表面500。
所述驱动单元上表面500可用以连接芯片引脚。所述驱动单元包含复数个 像素驱动单元。
继而，对刻蚀所述像素辅助电容及介电层112后形成的LC0S基板检测结构
进行观'J试。
图6为说明本发明实施例检测过程的时序图一，如图5及图6所示，应用本 发明方法进行测试的具体步骤为
步骤441:对LCOS提供扫描信号，驱动各像素单元，并形成进行测试所需 必要条件。
行扫描电路200通过在每个行扫描周期中输出电压信号顺序扫描行扫描
线201。扫描时，电压信号施加于与所述行扫描线201连接的一行像素开关115 的栅极，接通像素开关115。在扫描下一行扫描线201时，切断上述像素开关 115,并且接通连接于下一行扫描线2Q1的像素开关115，按类似方式扫描剩余 行扫描线201。
在如上所述扫描一个行扫描线的周期内，列扫描电路210从第一列到最后 一列顺序驱动列扫描线211 。所述驱动指从列扫描电路210向列扫描线211中输 出相应的电压信号。
作为本发明的实施例，现假设在扫描行扫描线201Gi的周期内驱动列扫描 线211Dj。如图6中a，段所示，测试前，向连接行扫描线201Gi的所述像素开关115 的栅极、连接附加逻辑控制电路的所述检测开关230的栅极、连接列扫描线 211Dj的所述像素开关115的漏极和所述辅助金属层300均施加零电压信号或接 地；随后，如图6中b'段所示，行扫描电路200通过由其引出的行扫描线201Gi 向所述像素开关115的栅极施加一定的电压信号202,使连接于行扫描线200Gi 的像素开关115接通；列扫描电路210通过由其引出的列扫描线211Dj向所述像 素开关115的漏极施加零电压信号212,此时，像素驱动电极115、像素电容116 内与像素开关115连接的极板以及列扫描线211具有相同电势电平，且像素电 容116内无电荷存储。
同时，向辅助金属层300施加具有负电压值的辅助金属板控制信号310， 所述辅助金属层300与像素驱动电极113即形成像素驱动电极处存储正电荷的 像素辅助电容；此时，连接附加逻辑控制电路的所述检测开关230的栅极仍可 保持零电压，所述检测开关230可处于关闭状态。
向所述辅助金属层300施加的负高压值根据工艺条件、产品相关参数及检
测器的灵敏度等确定。
由步骤441可看出，施加于辅助金属层300上的电压值与像素驱动电极113 获得的与列扫描电路210施加于列扫描线211上的零电压信号值之间的电势差 值决定像素辅助电容内存储的电荷量。于是，经由实际产品参数中得到待测 像素单元的电容值及通过可检测到的像素驱动单元内电势分布的峰值电压， 可推算出施加于辅助金属层300上的最小电压值；所述像素单元的电容值为待
测LC0S基板内各像素单元内的像素电容l 16 、像素单元内各組成部分间的寄生
电容和与待测像素单元相关的像素单元间的寄生电容的总和。
列扫描电路210施加于列扫描线211上的电压值取为零，可减少像素电容 116的存在对应用本发明方法进行的LCOS基板检测造成的干扰，作为本发明的 实施例，所述电压值不局限为零，可为任意合理低电压值。 步骤442:获得检测数据，即得到所述电势分布变化规律。 所述辅助金属层300与像素驱动电极113形成像素驱动电极处存储正电荷 的像素辅助电容后，如图6中c，段所示，需先将所述连接列扫描电路210的列扫 描线211悬空，并保证所述检测开关230处于开通状态，方可向辅助金属层300 施加零电压信号，以在像素驱动电极处积累正电荷；此后，如图6中d，段所示， 向辅助金属层3 0 0施加零电压信号，像素驱动电极113处具有积累的正电荷产 生的高电势，且在所述像素驱动电极113、像素电容116及列扫描线211间形成 电势分布。所述电势分布变化规律经由检测开关230及检测电容240被检测器 220获得。随后，如图6中e，段所示，重复上述步骤，进行LCOS基板内其它像素 单元的检测。
图7为说明本发明实施例检测过程的时序图二。诚然，可采用如图7所示 的时序图二说明应用本发明方法进行测试的具体步骤。
如图7中a段所示，测试前，向连接行扫描线201Gi的所述像素开关115的栅 极、连接附加逻辑控制电路的所述检测开关230的栅极、连接列扫描线211Dj 的所述像素开关115的漏极和所述辅助金属层300均施加零电压信号或接地； 随后，如图7中b段所示，行扫描电路200通过由其引出的行扫描线201Gi向所述 像素开关115的栅极施加一定的电压信号202，使连接于行扫描线200Gi的像素 开关115接通；列扫描电路210通过由其引出的列扫描线211Dj向所述像素开关 115的漏极施加零电压信号2]2,同时，向辅助金属层300施加具有负电压值的 辅助金属板控制信号310,所述辅助金属层300与像素驱动电极113即形成像素 驱动电极处存储正电荷的像素辅助电容；此时，通过附加逻辑控制电路向所 述检测开关230的栅极施加一定的检测开关控制信号231,所述检测开关230处
于开通状态。
如图7中c段所示，将所述连接列扫描电路210的列扫描线211悬空，并保 证所述检测开关230处于开通状态；此后，如图7中d段所示，向辅助金属层300
施加零电压信号，像素驱动电极113处具有积累的正电荷产生的高电势，且在
所述像素驱动电极113、像素电容116及列扫描线211间形成电势分布。所述电 势分布变化规律经由检测开关230及检测电容240被检测器220获得。随后，如 图7中e段所示，重复上述步骤，进行LCOS基板内其它像素单元的检测。
继而，如图4D所示，经过测试后，在刻蚀后的LCOS基板结构上沉积一保护 层400，用以保护驱动单元上表面500,使其在移除辅助金属层300的过程中不 被损坏。
所述保护层400材料的选择根据辅助金属层300材料及驱动单元上表面 5 0 O材料及相应工艺要求确定。
然后，如图4E所示，移除辅助金属层300。
最后，如图4F所示，移除驱动电极表面介电层112，得到已检出缺陷的LCOS 基板，继续后续工艺生产。
应用本发明方法，通过形成像素辅助电容改进测试的检测范围，进而对 具有缺陷的部分像素单元基板不再进行灌注液晶的操作，将大大地降低生产 成本，同时提高了生产效率；通过在LCOS基板制造过程后期移除为形成测试 辅助结构而引入的辅助金属板，可最终形成与现有产品具有相同LCOS基板结 构的LCOS，不影响器件的尺寸及性能。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本 领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修 改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种硅基液晶显示芯片基板制造方法，其特征在于，包括形成硅基液晶显示芯片基板结构，其中，所述结构中包含复数个像素驱动单元及其上介电层；在所述硅基液晶显示芯片基板结构上淀积一辅助金属层，形成具有复数个像素辅助电容的硅基液晶显示芯片基板检测结构；刻蚀所述辅助金属层及复数个像素驱动单元上表面介电层，露出像素驱动单元上表面；对刻蚀后的硅基液晶显示芯片基板检测结构进行测试；在测试后的硅基液晶显示芯片基板检测结构上沉积一保护层；移除辅助金属层；移除驱动单元上表面介电层，形成硅基液晶显示芯片基板。
2. 根据权利要求1所述的制造方法，其特征在于所述辅助金属层材料 可选用Al 、 Cu、 Ti等集成电路制造常用金属中的一种。
3. 根据权利要求2所述的制造方法，其特征在于所述辅助金属层厚度 为0. 1 ~ 1微米。
4. 一种硅基液晶显示芯片基板检测方法，其特征在于，包括 通过淀积一辅助金属层，形成具有复数个像素辅助电容的硅基液晶显示芯片基板检测结构；；利用像素辅助电容，获得检测数据；分析检测数据，检测出硅基液晶显示芯片基板缺陷。
5. 根据权利要求4所述的检测方法，其特征在于所述辅助金属层覆 盖硅基液晶显示芯片基板内全部像素单元基板。
6. 根据权利要求5所述的;f企测方法，其特征在于所述辅助金属层材 料为A1 、 Cu、 Ti等集成电路制造常用金属中的一种。
7. 根据权利要求6所述的检测方法，其特征在于所述辅助金属层厚 度为0. 1 ~ 1微米。
8. 根据权利要求7所述的检测方法，其特征在于所述辅助金属层在完成检测后被移除。
9. 根据权利要求4所述的检测方法，其特征在于所述像素辅助电容包含像素驱动电极和辅助金属层。
10. 根据权利要求9所述的检测方法，其特征在于所述像素辅助电容 内像素驱动电极存储正电荷。
11. 根据权利要求4或10所述的检测方法，其特征在于所述检测数据 为像素驱动电极因存储正电荷而具有的高电势在所述像素驱动单元内形成电 势分布的变化规律。
12. 根据权利要求10所述的检测方法，其特征在于所述像素驱动电极 存储的正电荷经由向所述像素驱动单元施加扫描信号电压及向辅助金属层施 加负高压获得。
13. 根据权利要求12所述的检测方法，其特征在于所述扫描信号电压 为零电压或任意合理低电压值。
14. 根据权利要求12所述的检测方法，其特征在于所述负高压值根据待测像素单元具有的电容值及像素驱动单元内电势分布的峰值电压推算。
15. 根据权利要求14所述的检测方法，其特征在于所述像素单元具有 的电容值为像素单元内的像素电容、像素单元内各组成部分间的寄生电容和 与待测像素单元相关的像素单元间的寄生电容的总和。
全文摘要
一种硅基液晶显示芯片基板的制造及晶圆级检测方法，包括首先，形成一辅助金属层；然后，形成像素辅助电容；随后，获得检测数据并分析检测数据，检测出LCOS基板缺陷；最后，移除所述辅助金属层。所述辅助金属层涵盖LCOS基板内全部像素单元基板。利用本发明方法可检测LCOS基板缺陷，且不改变LCOS结构及性能。
文档编号H01L21/66GK101106105SQ200610028770
公开日2008年1月16日 申请日期2006年7月10日 优先权日2006年7月10日
发明者毛剑宏, 蒲贤勇, 河 黄 申请人:中芯国际集成电路制造(上海)有限公司