专利名称：薄膜晶体管阵列面板及其方法
技术领域：
本发明涉及一种薄膜晶体管(TFT)阵列面板及其方法，更具体地讲，本发明涉及这样一种TFT阵列面板及方法，所述TFT阵列面板能够防止闪烁并能提高含有所述TFT阵列面板的显示器的画面质量，所述方法用于减小显示面板中的闪烁。
背景技术：
TFT阵列面板用作单独驱动液晶显示器(LCD)或有机发光显示器(OLED)中的各像素的电路基底。在TFT阵列面板中，传输扫描信号的栅极线和传输图像信号的数据线彼此交叉，从而限定相邻的栅极线和数据线对之间的像素，在像素处形成连接到栅极线和数据线的TFT以及连接到TFT的像素电极。
TFT包括栅极线的一部分，即栅电极；形成沟道的半导体层；数据线的一部分，即源电极和漏电极；栅极绝缘层。TFT是根据通过栅极线传输的扫描信号来传输或中断通过数据线向像素电极传输的图像信号的开关元件。
当LCD的面积和分辨率增加时，用于LCD的元件趋于变得轻、薄、小和简单。为了实现高分辨率，有必要延长数据线和栅极线。在这种情况下，当在制造TFT阵列面板的过程中层之间的叠置不同时，单个像素的电特性会不同。
通常，由于用来将图案从光掩模转移到沉积在表面上的抗蚀剂层的光刻工艺的工艺余量，这里光掩模在选定的区域阻挡抗蚀剂暴露于UV射线，所以有必要在TFT阵列面板中将包括在TFT中的栅电极和漏电极彼此叠置。通常，栅电极和漏电极彼此叠置大约1-2μm。因此，在这样的TFT中，总存在寄生电容。
当在传统的TFT阵列面板中基于栅极线来垂直或水平排列的数据线之间出现叠置误差时，像素之间栅电极和漏电极之间的叠置量不同。结果，像素之间寄生电容不一致。当整个TFT阵列面板中各像素的寄生电容变化很大时，反冲电压不同且闪烁增加，从而降低了含有该TFT阵列面板的显示器的画面质量。
此外，由于像素之间开关元件的宽/长(W/L)特性不同，所以由于开关元件之间的电特性不同而会导致TFT阵列面板的可视性降低。
此外，当栅极线或数据线和像素电极之间出现叠置误差时，像素之间栅极线或数据线和像素电极之间的寄生电容不一致。在这种情况下，闪烁也增加，因而，含有该TFT阵列面板的显示器的可视性会降低。
发明内容
本发明提供了一种用于保持在单个像素中出现均匀的寄生电容的薄膜晶体管(TFT)阵列面板。
通过下面的描述，本发明的这个和其它特征及优点对本领域技术人员将变得清楚。
根据本发明的示例性实施例，提供了一种TFT阵列面板，该TFT阵列面板包括栅极线、半导体层、数据线、漏电极和像素电极。栅极线设置在绝缘基底上，并在行方向上延伸且具有栅电极。半导体层设置在栅电极的上方且与栅电极绝缘。数据线具有源电极，源电极与半导体层至少部分叠置，数据线还在列方向上延伸以与栅极线交叉并与栅极线绝缘。漏电极与环绕栅电极的源电极相对，漏电极与半导体层至少部分叠置，并且跨过栅电极。像素电极设置在所得的包括栅极线、半导体层和数据线的结构的上方并与所述所得的结构绝缘，像素电极电连接到漏电极，并被区域分隔物划分成多个小区域。
根据本发明的另一示例性实施例，提供了一种薄膜晶体管阵列面板，该薄膜晶体管阵列面板包括栅极线，设置在绝缘基底上，并在行方向上延伸且具有栅电极；半导体层，设置在栅电极的上方且与栅电极绝缘；数据线，具有源电极，源电极与半导体层至少部分叠置，数据线在列方向上延伸以与栅极线交叉并与栅极线绝缘；漏电极，与环绕栅电极的源电极相对，并与半导体层至少部分叠置；像素电极，设置在所得的结构的上方并与所得的结构绝缘，像素电极电连接到漏电极，并被区域分隔物划分成多个小区域；浮置电极，设置在栅极线的上方并与栅极线绝缘，且与栅极线至少部分叠置。
根据本发明的又一示例性实施例，提供了一种薄膜晶体管阵列面板，该薄膜晶体管阵列面板包括栅极线，设置在绝缘基底上，并在行方向上延伸且具有栅电极；半导体层，设置在栅电极的上方且与栅电极绝缘；数据线，具有源电极，源电极与半导体层至少部分叠置，数据线在列方向上延伸以与栅极线交叉并与栅极线绝缘；漏电极，漏电极与环绕栅电极的源电极相对，并与半导体层至少部分叠置；像素电极，设置在所得的包括栅极线、半导体层和数据线的结构的上方并与所述所得的结构绝缘，像素电极电连接到漏电极，并被区域分隔物划分成多个小区域；浮置电极，设置在数据线的上方并与数据线绝缘，且与数据线至少部分叠置。
根据本发明的再一示例性实施例，提供了一种减小显示面板中闪烁的方法，该方法包括即使相邻的像素电极和置于所述像素电极之间的数据线或栅极线之间的距离不恒定，在显示面板的薄膜晶体管阵列面板中也保持均匀的寄生电容。
通过参照附图详细描述本发明的优选实施例，本发明的上述和其它特征及优点将变得更加清楚，附图中图1是包括根据本发明的薄膜晶体管(TFT)阵列面板的液晶显示器(LCD)的示例性实施例的框图；图2是在图1中示出的LCD中的两个示例性像素的等效电路图；图3是在图1中示出的示例性TFT阵列面板的等效电路图；图4A是根据本发明的TFT阵列面板的第一示例性实施例的布局图；图4B是沿图4A中示出的线IVb-IVb′截取的示例性TFT阵列面板的剖视图；图4C是设置在图4A中示出的示例性TFT阵列面板的上方的示例性滤色器面板的布局图；图4D是示出当将图4C中示出的示例性滤色器面板叠加在图4A中示出的示例性TFT阵列面板上的布局图；图5A至图5D是在制造图4A中示出的示例性TFT阵列面板的方法的示例性实施例中的顺序步骤的剖视图；图6A是根据本发明的TFT阵列面板的第二示例性实施例的布局图；图6B是沿图6A中示出的线VIb-VIb′截取的示例性TFT阵列面板的剖视图；
图6C是示出包括在图6A中示出的示例性TFT阵列面板中的像素电极、浮置电极和栅极线之间的寄生电容的等效电路图；图6D示出了图6A中示出的示例性TFT阵列面板的改进的示例；图7A是根据本发明的TFT阵列面板的第三示例性实施例的布局图；图7B是沿图7A中示出的线VIIb-VIIb′截取的示例性TFT阵列面板的剖视图；图8A是根据本发明的TFT阵列面板的第四示例性实施例的布局图；图8B是沿图8A中示出的线VIIIb-VIIIb′截取的示例性TFT阵列面板的剖视图；图9A是根据本发明的TFT阵列面板的第五示例性实施例的布局图；图9B是沿图9A中示出的线IXb-IXb′截取的示例性TFT阵列面板的剖视图；图10A是根据本发明的TFT阵列面板的第六示例性实施例的布局图；图10B是沿图10A中示出的线Xb-Xb′截取的示例性TFT阵列面板的剖视图；图11A是根据本发明的TFT阵列面板的第七示例性实施例的布局图；图11B是沿图11A中示出的线XIb-XIb′截取的示例性TFT阵列面板的剖视图；图12A是根据本发明的TFT阵列面板的第八示例性实施例的布局图；图12B是沿图12A中示出的线XIIb-XIIb′截取的示例性TFT阵列面板的剖视图。
具体实施例方式
通过参照下面对优选实施例和附图的详细描述，本发明的优点和特征及实现其的方法可更易于理解。然而，本发明可以以多种不同的方式实施，不应被解释为限于这里提出的实施例。此外，提供这些实施例，以使本公开是彻底的和完全的，并将本发明的构思完全传达给本领域技术人员，本发明仅由权利要求限定。整个说明书中，相同的标号表示相同的元件。
现将参照附图更加全面地描述本发明，附图中示出本发明的优选实施例。在附图中，为清晰起见，夸大了层、膜和区域的厚度。可以理解，当元件诸如层、膜、区域或基底被称为在另一元件“上”时，该元件可直接在另一元件上或者也可存在中间元件。
图1是包括根据本发明的薄膜晶体管(TFT)阵列面板的液晶显示器(LCD)的示例性实施例的框图，图2是在图1中示出的LCD中的两个示例性像素的等效电路图，图3是在图1中示出的示例性TFT阵列面板的等效电路图。
参照图1至图3，LCD包括TFT阵列面板1、连接到TFT阵列面板1的栅极驱动器4和数据驱动器5、连接到数据驱动器5的灰度电压发生器8、控制其它元件的时序控制器6。
根据等效电路，TFT阵列面板1包括多条显示信号线G1(奇)，G1(偶)，...，Gn(奇)，Gn(偶)，D1，...，Dm和连接到显示信号线G1(奇)至Dm并基本以矩阵方式排列的多个像素Px。
显示信号线G1(奇)至Dm包括多条栅极线G1(奇)至Gn(偶)和多条数据线D1至Dm，其中，栅极线G1(奇)至Gn(偶)中的每条传输栅极信号，栅极信号也称为扫描信号，数据线D1至Dm中的每条传输数据信号。
栅极线G1(奇)至Gn(偶)大致在行方向上延伸并基本彼此平行。栅极线G1(奇)至Gn(偶)成对划分，每对包括奇信号线和偶信号线。数据线D1至Dm大致在列方向上延伸并基本彼此平行，且基本垂直于栅极线G1(奇)至Gn(偶)。
例如，包括在TFT阵列面板1中的多条栅极线Gj-1(奇)、Gj-1(偶)、Gj(奇)、Gj(偶)、Gj+1(奇)和Gj+1(偶)彼此邻近并成对划分，各对包括在行方向上延伸的奇栅极线和偶栅极线。
各像素包括开关元件Q1或Q2及液晶电容器C1c和存储电容器Cst，其中，开关元件Q1或Q2连接到显示信号线，例如连接到显示信号线Gj-1(奇)或Gj-1(偶)和Di，液晶电容器C1c和存储电容器Cst连接到开关元件Q1或Q2。
在另一实施例中，可省略存储电容器Cst。
开关元件Q1和Q2包括在TFT阵列面板1中，并且是具有栅电极的三接线端元件，其中，开关元件Q1和Q2的栅电极分别连接到一对奇栅极线和偶栅极线，例如，开关元件Q1的栅电极连接到栅极线Gj-1(奇)，开关元件Q2的栅电极连接到栅极线Gj-1(偶)。开关元件Q1和Q2还包括源电极，源电极共接到在开关元件Q1和Q2之间延伸的数据线，例如共接到数据线Di。各开关元件Q1和Q2的漏电极通过像素电极1a连接到液晶电容器C1c和存储电容器Cst。
开关元件Q1和Q2分别位于数据线例如Di的右侧和左侧，例如位于第一侧和第二侧。位于数据线Di的左侧的开关元件Q2的栅电极连接到一对奇、偶栅极线中的奇栅极线，例如连接到Gj-1(奇)。位于数据线Di的右侧的开关元件Q1的栅电极连接到一对奇、偶栅极线中的偶栅极线，例如连接到Gj-1(偶)。以这样的排列形成单个像素行。然而，应该理解，本发明不限于上述的排列。例如，本发明还可用于包括这样的数据线的TFT阵列面板，即当栅极线在行方向上延伸时，该数据线延伸以向在行方向上排列的一对像素电极提供一对源电极。例如，本发明可用于具有这样的结构的TFT阵列面板，在该结构中，数据线延伸至在行方向上位于数据线旁边的一对开关元件，从而形成各开关元件的源电极。这里，奇栅极线G1(奇)至Gn(奇)与偶栅极线G1(偶)至Gn(偶)分别成对。每对奇、偶栅极线向一对源电极传输栅极信号。
此外，位于单条数据线右侧和左侧的各开关元件Q1和Q2的源电极彼此连接，从而形成单个像素列。
TFT阵列面板1的像素电极1a作为液晶电容器C1c的第一接线端，滤色器面板2的共电极2a作为液晶电容器C1c的第二接线端。设置在两个电极1a、2a之间的液晶层3用作电介质。像素电极1a连接到开关元件Q1或Q2的漏电极。共电极2a形成在滤色器面板2的整个表面或基本整个表面上，并供有共电压Vcom。在另一实施例中，共电极2a可包括在TFT阵列面板1中，两个电极1a、2a中的至少一个以线形或条形形成在TFT阵列面板1中。
当TFT阵列面板1的分离的信号线(未示出)与像素电极1a叠置时可形成存储电容器Cst，叠置的部分为存储电容器Cst。分离的信号线可供有固定电压诸如共电压Vcom。可选择地，当像素电极1a与栅极线诸如前面的栅极线叠置并在它们之间设置有绝缘体时可形成存储电容器Cst。
在各个开关元件Q1和Q2的漏电极与栅电极之间可形成另外的电容器Cgd。
同时，为了实现彩色显示，需要通过在与像素电极1a对应的区域中提供红、绿或蓝滤色器2b来使各像素显示彩色。在其它实施例中，可以以其它的颜色组合来提供滤色器2b。参照图2，在滤色器面板2上的对应区域中形成滤色器2b。可选择地，滤色器2b可形成在TFT阵列面板1上的像素电极1a的上方或下方。
使光偏振的偏振器(未示出)附于TFT阵列面板1和滤色器面板2中的至少一个的外部。当第一偏振膜和第二偏振膜分别设置在TFT阵列面板1和滤色器面板2上时，第一偏振膜和第二偏振膜根据液晶层3的排列方向来分别调节外部提供到TFT阵列面板1和滤色器面板2中的光的传播方向。第一偏振膜和第二偏振膜具有基本彼此垂直的第一偏振轴和第二偏振轴。
灰度电压发生器8产生两对灰度电压，灰度电压与LCD的明度有关，且与像素的透射率有关。一对电压相对于共电压Vcom具有正值，另一对电压相对于共电压Vcom具有负值。灰度电压发生器8向数据驱动器5提供灰度电压。数据驱动器5通过时序控制器6的控制将为各数据线选择的灰度电压分别施加到数据线作为数据信号。
栅极驱动器4连接到TFT阵列面板1的栅极线G1(奇)至Gn(偶)，并将通过组合外部栅导通电压Von和外部栅截止电压Voff而形成的栅极信号供到栅极线G1(奇)至Gn(偶)。
数据驱动器5连接到TFT阵列面板1的数据线D1至Dm。数据驱动器5选择从灰度电压发生器8接收的灰度电压，并通过数据线D1至Dm将该灰度电压作为数据信号供到像素。数据驱动器5通常用多个集成电路来实现。
时序控制器6产生用于控制栅极驱动器4和数据驱动器5的操作的控制信号，并将所述控制信号供到栅极驱动器4和数据驱动器5。
下面详细描述具有上述结构的LCD的显示操作。
时序控制器6从外部图形控制器(未示出)接收红、绿、蓝视频信号R、G、B和用于控制视频信号R、G、B的显示的输入控制信号，例如竖直同步信号Vsync、水平同步信号Hsync、主时钟信号MCLK、数据使能信号DE。时序控制器6基于输入控制信号产生栅极控制信号CONT1和数据控制信号CONT2，将视频信号R、G、B处理成适于TFT阵列面板1的操作条件，并向栅极驱动器4传输栅极控制信号CONT1，向数据驱动器5传输数据控制信号CONT2和处理后的视频数据R′、G′、B′。
栅极控制信号CONT1包括竖直同步开始信号(STV)，作为扫描开始信号，用于通知帧的开始并指示开始输出栅导通脉冲(即，栅导通电压)；至少一个栅极时钟信号(CPV)，控制栅导通脉冲的输出时间；输出使能信号(OE)，用于限定持续时间并限制栅导通脉冲的宽度。
数据控制信号CONT2包括水平同步开始信号(STH)，指示开始输入视频数据R′、G′、B′；加载信号(LOAD)，指示将对应的数据电压加载到数据线D1至Dm；反转信号(RVS)，将数据电压相对于共电压Vcom的极性(下面，称为“数据电压的极性”)反转；数据时钟信号(HCLK)。
数据驱动器5根据数据控制信号CONT2从时序控制器6顺序地接收与一行像素对应的视频数据R′、G′、B′，从接收自灰度电压发生器8的灰度电压中选择与视频数据R′、G′、B′对应的灰度电压，并将视频数据R′、G′、B′转换成数据电压，然后将所述数据电压施加到数据线D1至Dm。
栅极驱动器4根据从时序控制器6接收的竖直同步开始信号(STV)和栅极时钟信号(CPV)将具有(1/2)H时长的栅导通电压Von供到栅极线G1(奇)至Gn(偶)，从而使连接到栅极线G1(奇)至Gn(偶)的开关元件Q1和Q2导通。单位“1H”等于水平同步信号Hsync、数据使能信号DE和栅极时钟信号(CPV)的一个时间段。
当开关元件Q1和Q2被施加到栅极线G1(奇)至Gn(偶)继而施加到栅电极的栅导通电压Von导通时，数据驱动器5将数据电压分别供到数据线D1至Dm。供到数据线D1至Dm的数据电压分别经过导通了的开关元件Q1和Q2的源电极和漏电极供到像素。
LC层3中的液晶分子的排列根据由像素电极1a和共电极2a产生的电场的变化而变化，从而改变LC层3所透射的光的偏振。由于附于TFT阵列面板1和滤色器面板2中的至少一个的偏振器，这样的偏振变化导致光透射率的变化。施加到像素的数据电压和共电压Vcom之差表示为LC电容器C1c所充的电压，即像素电压。LC层3中的LC分子的取向取决于像素电压的幅度。
以这样的操作，栅导通电压Von在单帧时间段期间顺序地供到所有的栅极线G1(奇)至Gn(偶)，从而数据电压被供给所有的像素。在一帧结束后，后帧开始，并且控制施加到数据驱动器5的为数据控制信号CONT2的部分的反转信号(RVS)，以使供到各像素的数据电压的极性相对于前帧的数据电压的极性反转(称为帧反转)。这里，在单帧中，根据反转信号(RVS)的特性，通过一条数据线供给的数据电压的极性可变化(称为线反转)，或者供到单行像素的数据电压的极性可彼此不同(称为点反转)。
在排列在根据本发明的TFT阵列面板1上的像素中，由于数据电压通过单条数据线供到一对像素，所以数据线的数目减半。然而，同时栅极线的数目加倍。这里，可通过将向栅极线G1(奇)至Gn(偶)供给栅极信号的栅极驱动器4集成到TFT阵列面板1的一侧或两侧中来防止TFT阵列面板1的尺寸增加。
因此，本发明在相同的屏幕尺寸中使像素的数目加倍，从而实现为传统技术的分辨率的两倍的分辨率。
下面，将描述用于图1至图3中示出的LCD的TFT阵列面板的各个实施例。
下面将参照图4A至图4D来描述根据本发明的TFT阵列面板的结构的第一示例性实施例。
图4A是根据本发明的TFT阵列面板的第一示例性实施例的布局图，图4B是沿图4A中示出的线IVb-IVb′截取的示例性TFT阵列面板的剖视图，图4C是设置在图4A中示出的示例性TFT阵列面板的上方的示例性滤色器面板的布局图，图4D是示出当将图4C中示出的示例性滤色器面板叠加在图4A中示出的示例性TFT阵列面板上的布局图。
存储电容布线28和栅布线设置在绝缘基底10上。可使用由Al(或A1合金)形成的单层或者使用具有Al(或Al合金)层和钼(Mo)(或Mo合金)层的双层来制作存储电容布线28和栅布线。
栅布线包括栅极线22，在横向(例如行方向)上延伸；栅极线接线端24，连接到栅极线22的端部，以从外部接收栅极信号并将该栅极信号传输到栅极线22；连接到栅极线22的TFT的栅电极26。
使用硅氮化物(SiNx)形成的栅极绝缘层30设置在基底10上，使得存储电容布线28和包括栅极线22、栅极线接线端24、栅电极26的栅布线也覆盖有栅极绝缘层30。
使用半导体材料诸如非晶硅a-Si形成的半导体层40以岛形设置在栅极绝缘层30的与栅电极26对应的部分上。由通过以硅化物或高浓度的n型杂质对半导体层40掺杂而形成在半导体层40上的材料来形成欧姆接触层55和56，例如由n+非晶硅a-Si氢化物形成欧姆接触层55和56。
数据布线形成在欧姆接触层55、56和栅极绝缘层30上。数据布线包括数据线62，在纵向上(诸如，列方向上)延伸，与栅极线22交叉以限定像素；源电极65，从数据线62分支并延伸至欧姆接触层55的顶部；数据线接线端68，连接到数据线62的端部并从外部接收图像信号；漏电极66，与源电极65分开，并在栅电极26的与源电极65相对的一侧设置在欧姆接触层56的顶上。为了与外部电路连接，数据线接线端68比数据线62宽。包括数据线62、源电极65、漏电极66和数据线接线端68的数据布线可具有使用导电膜诸如Al(或Al合金)膜或Mo(或Mo合金)膜形成的单层结构或者使用至少两层导电膜形成的多层结构。
包括源电极65、漏电极66和栅电极26的开关元件分别位于数据线62的第一侧和第二侧。例如，在数据线62左侧的开关元件连接到从奇栅极线22延伸的栅电极26，在数据线62右侧的开关元件连接到从偶栅极线22延伸的栅电极26，但是本发明不限于此。左、右开关元件的排列可改变。此外，本发明还可用于具有这样结构的TFT阵列面板，即在所述结构中，单条数据线分支以分别为沿栅极线彼此相邻的一对开关元件提供源电极，例如，这种结构，在该结构中从单条数据线延伸的一对源电极分别用作排在一侧的两个开关元件的输入接线端，所述一侧即数据线的左侧或右侧。
如图4A所示，源电极65与半导体层40的至少一部分叠置。漏电极66与环绕栅电极26的源电极65相对，并也与半导体层40的至少一部分叠置。源电极65与漏电极66可在半导体层40上彼此平行。
漏电极66跨过栅电极26。如图4A所示，漏电极66从栅电极26的一侧延伸到栅电极26的相对侧，从而完全跨过栅电极26的宽度。在图4A中示出的漏电极66基本平行于数据线62的纵向延伸部分延伸。在这种情况下，当漏电极66在栅电极26形成之后形成时，即使考虑光刻余量和叠置误差，栅电极26也总与漏电极66叠置。于是，不同像素间栅电极26和漏电极66之间的叠置量总相同。结果，对于所有的像素，栅电极26和漏电极66之间出现的寄生电容总具有相同值。因为像素间的寄生电容是均匀的，所以保证了含有TFT阵列面板1的显示器的画面质量。
再参照图3，来自栅极线的栅极电压Vg被供到开关元件Q1的栅电极，来自数据线的数据电压Vd被供到开关元件Q1的源电极。液晶电容器C1c和存储电容器Cst的每个的第一接线端连接到开关元件Q1的漏电极。存储电压Vcs供到存储电容器Cst的第二接线端，共电压Vcom供到液晶电容器C1c的第二接线端。当施加栅极电压Vg时，开关元件Q1通过开关元件Q1的栅电极而导通，数据电压Vd经过开关元件Q1的源电极供到与开关元件Q1的漏电极连接的像素电极1a，使液晶电容器C1c和存储电容器Cst充电。像素电极1a的电压称为像素电压Vp，且是实际充在液晶电容器C1c中的电压。数据电压Vd的极性基于共电压Vcom周期性反转。然而，当开关元件Q1从导通变为截止时，栅极电压Vg迅速下降，由于栅电极和漏电极之间的寄生电容Cgd而出现的耦合效应导致实际充在液晶电容器C1c中的电压降低反冲电压Vk。当由于反冲电压Vk而导致充在液晶电容器C1c中的正电荷量与负电荷量不完全相等时，出现耦合效应。利用栅极电压Vg表示反冲电压Vk，如下式Vk＝{Cgd/(C1c+Cst+Cgd)}×Vg。
反冲电压Vk受栅电极和漏电极之间的寄生电容Cgd影响。当像素间寄生电容Cgd不同(诸如当在传统的TFT阵列面板中出现叠置误差时导致发生像素间寄生电容Cgd不同)时，像素间反冲电压Vk也不同，从而增加了耦合效应。结果，TFT阵列面板的画面质量整体上降低。
然而，在根据本发明的TFT阵列面板中，即使出现叠置误差，所有像素中栅电极26和漏电极66之间的寄生电容实际也具有相同值，因此，防止了耦合效应，画面质量在所有像素中是均匀的。具体地讲，当TFT阵列面板中开关元件的位置对于像素不同时，由于漏电极66跨过栅电极26，在栅电极26上方延伸并超过栅电极26的相对侧，所以即使栅布线和数据布线之间出现叠置误差，在各像素中寄生电容也几乎不改变。此外，由于像素间源电极65和漏电极66彼此相对的区域是规则的，所以可将开关元件制成具有相同的W/L。
漏电极66也可形成为完全跨过半导体层40。
保护层70设置在数据布线(62、65、66、68)和通过数据布线暴露的半导体层40上。保护层70可使用例如丙烯酸有机绝缘层和利用等离子体增强CVD(PECVD)形成的SiNx层、a-Si:C:O层或a-Si:O:F层(即，低介电常数化学气相沉积(CVD)层)等制成。利用PECVD形成的a-Si:C:O层和a-Si:O:F层具有小于4(具体地讲，在2到4之间的值)的介电常数，因此，即使a-Si:C:O层和a-Si:O:F层薄，也不会出现寄生电容问题。此外，a-Si:C:O层和a-Si:O:F层具有高附着力和台阶覆盖。此外，由于a-Si:C:O层和a-Si:O:F层是无机CVD层，所以它们的热阻比有机绝缘层高。由于a-Si:C:O层和a-Si:O:F层具有比SiNx层快4-10倍的沉积速度或蚀刻速度，所以a-Si:C:O层和a-Si:O:F层在制程时间方面占优势。
通过保护层70形成接触孔76、78，以分别暴露漏电极66和数据线接线端68。通过保护层70和栅极绝缘层30形成接触孔74，以暴露栅极线接线端24。分别暴露栅极线接线端24和数据线接线端68的接触孔74和78可以以各种形状(诸如但不限于多边形和圆形)形成。
像素电极82设置在保护层70上且在像素区域中，以通过接触孔76电连接到漏电极66。此外，辅助栅极线接线端86和辅助数据线接线端88设置在保护层70上，以分别通过接触孔74连接到栅极线接线端24和通过接触孔78连接到数据线接线端68。像素电极82和辅助栅极线接线端86及辅助数据线接线端88使用透明导电层诸如氧化铟锡(ITO)层或氧化铟锌(IZO)层制成。切口图案可形成在像素电极82中。切口图案包括水平切口图案82a，在将像素电极82划分成上一半和下一半的位置被形成为在水平方向(诸如平行于栅极线22的方向)上延伸；斜切口图案82b，在斜方向上形成于被划分的像素电极82的上部分和下部分中。这里，在上部分中的斜切口图案82b和在下部分中的斜切口图案82b可形成为彼此垂直，以在四个方向上均匀地分散边缘场。斜切口图案82b的部分可如示出的那样从水平切口图案82a延伸。虽然示出了在像素电极82中的特定的切口图案，但是应该明白，切口的交错图案和数量可根据显示面板的尺寸和各种其它特征而改变。
在可选择的实施例中，不是在与栅布线(22、24、26)相同的平面上形成存储电容布线28，取而代之的是像素电极82可形成为与栅极线22叠置，从而形成存储电容器。
将参照图4A和图4B及图5A至图5D来详细描述制造根据本发明的TFT阵列面板第一实施例的方法的示例性实施例。图5A至图5D是在制造图4A中示出的示例性TFT阵列面板的示例性方法中的顺序步骤的剖视图。
参照图5A，用于栅布线的金属膜(未示出)(诸如多层金属膜)形成在绝缘基底10的整个表面上，然后被图案化，从而在水平方向上形成包括栅极线22、栅电极26和栅极线接线端24的栅布线及存储电容布线28。这里，栅布线(22、24、26)和存储电容布线28可使用单Al(或Al合金)层或者具有Al(或Al合金)层和Mo(或Mo合金)层的双层来制成。
接着，参照图5B，顺序堆叠硅氮化物的栅极绝缘层30、用于半导体层的a-Si层(未示出)、掺杂的a-Si层。然后，利用光刻来蚀刻掺杂的a-Si层和用于半导体层的a-Si层，从而以岛形形成半导体层40并且在栅电极26上形成掺杂的a-Si层图案50。
参照图5C，数据金属层(未示出)形成在图5B中示出的结构上，并利用使用掩模的光刻来图案化，从而形成数据布线，数据布线包括数据线62，与栅极线22交叉；源电极65，连接到数据线62并延伸到栅电极26的顶部；数据线接线端68，连接到数据线62的端部；漏电极66，与源电极65分开并与环绕栅电极26的源电极65相对。
接着，蚀刻通过数据布线(62、65、66、68)暴露的掺杂非晶硅层图案50，从而在栅电极26的相对侧分离地形成欧姆接触层55、56，并通过欧姆接触层55、56暴露半导体层40。随后，可执行氧等离子体处理，以使暴露的半导体层40的表面稳定。
接下来，参照图5D，通过沉积有机绝缘材料或者使用CVD生成硅氮化物层、a-Si:C:O层或a-Si:O:F层来形成保护层70。随后，利用光刻使保护层70和栅极绝缘层30图案化，从而形成分别暴露栅极线接线端24、漏电极66和数据线接线端68的接触孔74、76和78。仅作为示例，接触孔74、76和78可被形成为具有多边形或圆形形状。
如图4A和图4B所示，沉积ITO或IZO，并利用光刻蚀刻，从而形成通过接触孔76连接到漏电极66的像素电极82、通过接触孔74连接到栅极线接线端24的辅助栅极线接线端86、通过接触孔78连接到数据线接线端68的辅助数据线接线端88。在沉积ITO或IZO之前的预热工艺中，可使用氮气来防止在通过接触孔74、76和78暴露的金属层24、66和68的顶部形成金属氧化层。
图4C是滤色器面板的布局图。在滤色器面板的整个表面或基本整个表面上，使用材料诸如ITO或IZO形成共电极99。在共电极99中形成切口图案。切口图案包括水平切口图案99a，一些水平切口图案99a以水平方向形成在将共电极99划分成上半部分和下半部分的位置处；斜切口图案99b，以斜方向形成在上半部分和下半部分中。在上半部分中的斜切口图案99b可被形成为与在下半部分中的斜切口图案99b相垂直，以在四个方向上均匀地分散边缘场。也可提供在纵向上延伸的竖直切口图案，并且可如示出的那样连接到斜切口图案。虽然没有示出，但是红、绿或蓝过滤器和用于防止光泄漏的黑矩阵形成在滤色器面板的与各像素区域的周围相对应的区域中。虽然示出了特定的切口图案，但是应该明白，也可根据显示面板的尺寸及其所期望的效果来改变切口的数量和切口的图案。
图4D是示出当将图4C中示出的示例性滤色器面板叠加在图4A中示出的示例性TFT阵列面板上的布局图。在叠加的布局图中，像素电极82的每个斜切口图案82b位于共电极99的相邻的斜切口图案99b之间。
当布置并结合具有上述结构的TFT阵列面板和具有上述结构的滤色器面板，然后以液晶层将液晶材料注到TFT阵列面板和滤色器面板之间并竖直排列时，制成了LCD的基本结构。当布置TFT阵列面板1和滤色器面板时，像素电极82的切口图案82a、82b和共电极99的切口图案99a、99b将像素区域划分成多个小区域，根据各小区域内的液晶分子的长轴的一般方向将小区域分成四种类型。
如上所述，根据本发明的TFT阵列面板的示例性实施例采用图案竖直排列(PVA)，在PVA中，切口图案形成在电极中作为用于实现宽视角的方法。然而，本发明不限于此，可通过形成电介质突出来使用多区域竖直排列实现宽视角，这将被进一步描述。
下面将参照图6A至图6D来详细描述根据本发明的TFT阵列面板的第二示例性实施例的结构。
图6A是根据本发明的TFT阵列面板的第二示例性实施例的布局图，图6B是沿图6A中示出的线VIb-VIb′截取的示例性TFT阵列面板的剖视图，图6C是示出包括在图6A中示出的示例性TFT阵列面板中的像素电极、浮置电极和栅极线之间的寄生电容的等效电路图，图6D示出了图6A中示出的示例性TFT阵列面板的改进的示例。为了描述的清晰，与在图4A至图5D中示出的本发明的第一示例性实施例中的元件具有相同功能的元件以相同的标号表示，并将省略对其描述。除了下面描述的特征，在图6A至图6D中示出的根据本发明的TFT阵列面板的第二示例性实施例与在图4A至图5D中示出的根据本发明的TFT阵列面板的第一示例性实施例具有基本相同的结构。
参照图6A至图6D，第一浮置电极90形成在保护层70上，并且在栅极线22的上方，以与其它的布线绝缘。第一浮置电极90可与像素电极82形成在相同层的相同平面上。
此外，第一浮置电极90可使用与像素电极82相同的材料(例如，透明导电层诸如ITO或IZO层)制成。即，第一浮置电极90可在与像素电极82相同的制造步骤中形成。
通常，在栅极线22和邻近栅极线22的像素电极82之间出现寄生电容。因此，当栅极线22和像素电极82之间出现叠置误差时，例如，当像素电极82从栅极线22上移或下移时，在邻近于栅极线22的两个像素之间像素电极82和栅极线22之间的寄生电容不同。具体地讲，在像素间开关元件的位置不同的TFT阵列面板中，像素电极82和栅极线22之间的寄生电容根据在各像素中栅极线22是位于像素82之上还是位于像素82之下而不同。这个寄生电容的差异会导致反冲电压的差异。结果，会劣化LCD的可视性。
然而，在根据本发明的TFT阵列面板的第二示例性实施例中，在栅极线22和形成在栅极线22上的第一浮置电极90之间出现寄生电容，该寄生电容用来抑制由于叠置误差而可能出现的栅极线22和像素电极82之间的寄生电容的改变，使得寄生电容的变化对每个像素的影响减小。
因此，具有本发明的结构的TFT阵列面板能显著减小闪烁。
此外，第一浮置电极90可被形成为比栅极线22宽。而且，第一浮置电极90可被形成为在栅极线22的宽度方向上与栅极线22叠置。因此，叠置误差不影响第一浮置电极90和栅极线22之间的寄生电容。
图6C是示出包括在图6A中示出的示例性TFT阵列面板中的像素电极、浮置电极和栅极线之间的寄生电容的等效电路图。
参照图6C，第一像素电极82′和第二像素电极82″设置在栅极线22的相对侧。第一浮置电极90设置在与栅极线22之上的第一像素电极82′和第二像素电极82″相同层中的相同平面上。栅极线22和第一像素电极82′之间的寄生电容以C1表示。栅极线22和第二像素电极82″之间的寄生电容以C2表示。栅极线22和第一浮置电极90之间的寄生电容以Ca表示。第一浮置电极90和第一像素电极82′之间的寄生电容以Cb表示。第一浮置电极90和第二像素电极82″之间的寄生电容以Cc表示。当第一浮置电极90在栅极线22的宽度方向上与栅极线22完全叠置时，即使出现叠置误差，第一浮置电极90和栅极线22彼此相对的区域也几乎没有变化，因此，寄生电容Ca几乎恒定。此外，因为第一像素电极82′、第一浮置电极90和第二像素电极82″可在同一制造步骤中形成，所以形成在同一平面上的第一像素电极82′、第一浮置电极90和第二像素电极82″之间的距离可总保持恒定，因此，寄生电容Cb和寄生电容Cc几乎恒定。
在传统的不包括第一浮置电极90的TFT阵列面板中，当栅极线22和像素电极82′、82″之间出现叠置误差时，栅极线22和第一像素电极82′之间的距离与栅极线22和第二像素电极82″之间的距离不相等，因而寄生电容C1不等于寄生电容C2。因此，布置在栅极线22之上、之下的像素电极82′、82″的反冲电压彼此不同，从而导致闪烁。
然而，在根据本发明的在栅极线22上方具有第一浮置电极90的TFT阵列面板的第二示例性实施例中，栅极线22和第一像素电极82′之间的寄生电容通过寄生电容Ca、Cb、Cc的组合与寄生电容C1之间的并联表示。如上所述，由于寄生电容Ca、Cb、Cc总恒定，所以即使寄生电容C1改变，栅极线22和第一像素电极82′之间的寄生电容也几乎不变并且被最小化。此外，栅极线22和第二像素电极82″之间的寄生电容通过寄生电容Ca、Cb、Cc的组合与寄生电容C2之间的并联表示，栅极线22和第二像素电极82″之间的寄生电容几乎不变并且被最小化。因此，即使栅极线22和像素电极82′、82″之间出现叠置误差，栅极线22和像素电极82′、82″之间出现的寄生电容也几乎不变并且被最小化。
在本发明的第二示例性实施例中，由于漏电极66也被形成为跨过栅电极26，所以第二示例性实施例的TFT阵列面板可实现与第一示例性实施例的TFT阵列面板相同的功能和效果。然而，本发明不限于此，在可选择的实施例中漏电极66可具有一般的结构。
图6D示出了图6A中示出的示例性TFT阵列面板的改进的示例。参照图6D，如图6D的中心部分所示，第一浮置电极90′与在列方向上邻近的两个像素电极82的两条栅极线22叠置。在这样的结构中，即使栅极线22和像素电极82之间出现叠置误差，栅极线22和像素电极82之间的寄生电容也几乎不改变并且被最小化。
下面将参照图7A和图7B详细描述根据本发明的TFT阵列面板的第三示例性实施例的结构。
图7A是根据本发明的TFT阵列面板的第三示例性实施例的布局图，图7B是沿图7A中示出的线VIIb-VIIb′截取的示例性TFT阵列面板的剖视图。为了描述的清晰，与在图4A至图5D中示出的本发明的第一示例性实施例中的元件具有相同功能的元件以相同的标号表示，并将省略对其描述。除了下面描述的特征，在图7A和图7B中示出的根据本发明的TFT阵列面板的第三示例性实施例与在图4A至图5D中示出的根据本发明的TFT阵列面板的第一示例性实施例具有基本相同的结构。
参照图7A和图7B，第二浮置电极92形成在栅极线22之上的栅极绝缘层30上，以与其它布线绝缘。第二浮置电极92可与数据线62形成在相同的层内且在相同的平面上。
此外，第二浮置电极92可使用与数据线62相同的材料制成，例如可使用由Al(或Al合金)形成的单层或者具有Al(或Al合金)层和Mo(或Mo合金)层的双层来制成。因此，第二浮置电极92可在形成数据线62的同一制造步骤中形成。
通常，在栅极线22和邻近栅极线22的像素电极82之间出现寄生电容。因此，当栅极线22和像素电极82之间出现叠置误差时，例如，当像素电极82从栅极线22上移或下移时，在邻近于栅极线22的两个像素之间像素电极82和栅极线22之间的寄生电容不同。具体地讲，在像素间开关元件的位置不同的TFT阵列面板中，像素电极82和栅极线22之间的寄生电容根据在各像素中栅极线22是位于像素82之上还是位于像素82之下而不同。这个寄生电容的差异会导致反冲电压的差异。结果，会劣化LCD的可视性。
然而，与本发明的上述实施例相似，在根据本发明的TFT阵列面板的第三示例性实施例中，在栅极线22和形成在栅极线22上的第二浮置电极92之间出现寄生电容，该寄生电容用来抑制由于叠置误差而可能出现的栅极线22和像素电极82之间的寄生电容的改变，使得寄生电容的变化对每个像素的影响减小。
因此，具有结合第二浮置电极92的结构的TFT阵列面板能显著减小闪烁。
此外，第二浮置电极92可被形成为比栅极线22宽。而且，第二浮置电极92可被形成为在栅极线22的宽度方向上与栅极线22完全叠置。因此，由于即使第二浮置电极92相对于栅极线22移位，第二浮置电极92和栅极线22之间的叠置量也保持不变，所以在TFT阵列面板的制造方法中会出现的叠置误差不影响第二浮置电极92和栅极线22之间的寄生电容。
在本发明的第三示例性实施例中，由于漏电极66也被形成为跨过栅电极26，所以第三示例性实施例的TFT阵列面板可实现与第一示例性实施例的TFT阵列面板相同的功能和效果。然而，本发明不限于此，在可选择的实施例中漏电极66可具有一般的结构。
下面将参照图8A和图8B详细描述根据本发明的TFT阵列面板的第四示例性实施例的结构。图8A是根据本发明的TFT阵列面板的第四示例性实施例的布局图，图8B是沿图8A中示出的线VIIIb-VIIIb′截取的示例性TFT阵列面板的剖视图。为了描述的清晰，与在图4A至图5D中示出的本发明的第一示例性实施例中的元件具有相同功能的元件以相同的标号表示，并将省略对其描述。除了下面描述的特征，在图8A和图8B中示出的根据本发明的TFT阵列面板的第四示例性实施例与在图4A至图5D中示出的根据本发明的TFT阵列面板的第一示例性实施例具有基本相同的结构。
参照图8A和图8B，第三浮置电极94形成在保护层70上，并在数据线62之上，以与其它布线绝缘。第三浮置电极94可与像素电极82形成在相同的层内且在相同的平面上。
此外，第三浮置电极94可使用与像素电极82相同的材料(例如，由ITO或IZO形成的透明导电层)制成。因此，第三浮置电极94可在与形成像素电极82的步骤相同的制造步骤中制成。
通常，在数据线62和邻近数据线62的像素电极82之间出现寄生电容。因此，当数据线62和像素电极82之间出现叠置误差时，例如，当像素电极82从数据线62左移或右移时，在邻近于数据线62的两个像素之间像素电极82和数据线62之间的寄生电容不同。具体地讲，在像素间开关元件的位置不同的TFT阵列面板中，像素电极82和数据线62之间的寄生电容根据在各像素中数据线62是位于像素82的左边还是位于像素82的右边而不同。这个寄生电容的差异会导致反冲电压的差异。结果，会劣化LCD的可视性。
然而，与本发明的上述实施例相似，在根据本发明的TFT阵列面板的第四示例性实施例中，在数据线62和形成在数据线62上的第三浮置电极94之间出现寄生电容，该寄生电容用来抑制由于叠置误差而可能出现的数据线62和像素电极82之间的寄生电容的改变，使得寄生电容的变化对每个像素的影响减小。
因此，具有这种结构的TFT阵列面板能显著减小闪烁。
此外，第三浮置电极94可被形成为比数据线62宽。而且，第三浮置电极94可被形成为在数据线62的宽度方向上与数据线62完全叠置。因此，由于即使第三浮置电极94相对于数据线62移位，第三浮置电极94和数据线62之间的叠置量也保持不变，所以在TFT阵列面板的制造方法中会出现的叠置误差不影响第三浮置电极94和数据线62之间的寄生电容。
在本发明的第四示例性实施例中，由于漏电极66也被形成为跨过栅电极26，所以第四示例性实施例的TFT阵列面板可实现与第一示例性实施例的TFT阵列面板相同的功能和效果。然而，本发明不限于此，在可选择的实施例中漏电极66可具有一般的结构。
为了实现高分辨率LCD，本发明的上述实施例提供了这样的TFT阵列面板，即，所述TFT阵列面板能够通过使栅极线的数目翻倍且使数据线的数目减半来确保数据线之间的节距。然而，本发明不限于此，本发明还提供了采用图案竖直排列(PVA)的TFT阵列面板和采用多区域竖直排列(MVA)的TFT阵列面板，其中，在PVA中，切口图案形成在电极中作为用于通过使用狭缝来控制液晶的倾斜方向而实现宽视角的方法，在MVA中，使用突出或狭缝来控制液晶的倾斜方向以确保宽视角。
下面，将参照图9A至图12B描述根据本发明的各种实施例的采用PVA或MVA的TFT阵列面板。
下面将参照图9A和图9B详细描述根据本发明的TFT阵列面板的第五示例性实施例的结构。图9A是根据本发明的TFT阵列面板的第五示例性实施例的布局图，图9B是沿图9A中示出的线IXb-IXb′截取的示例性TFT阵列面板的剖视图。为了描述的清晰，与在图4A至图5D中示出的本发明的第一示例性实施例中的元件具有相同功能的元件以相同的标号表示，并将省略对其描述。除了下面描述的特征，在图9A和图9B中示出的根据本发明的TFT阵列面板的第五示例性实施例与在图4A至图5D中示出的根据本发明的TFT阵列面板的第一示例性实施例具有基本相同的结构。
第五示例性实施例的TFT阵列面板包括单像素区域的单数据线和单栅极线。与第一示例性实施例的TFT阵列面板相似，由于第五示例性实施例的TFT阵列面板包括跨过栅电极26形成的漏电极66，所以第五示例性实施例的TFT阵列面板可实现与第一示例性实施例的TFT阵列面板相同的功能和效果。与在第一示例性实施例中的漏电极66基本垂直于栅极线22延伸相反，在该实施例中的漏电极66基本平行于栅极线22延伸。然而，在任一实施例中，由于漏电极66跨过栅电极26，在栅电极26上方延伸且超过栅电极26的相对侧，所以即使栅布线和数据布线之间出现叠置误差，各像素中的寄生电容也几乎不变。
本发明的上述实施例提供了通过采用使用狭缝来控制液晶的倾斜方向的PVA而能够确保宽视角的TFT阵列面板。然而，本发明不限于此，本发明还提供了一种通过采用使用电介质突出或狭缝来控制液晶的倾斜方向的多区域竖直排列(MVA)以确保宽视角的TFT阵列面板。
下面将参照图10A和图10B详细描述根据本发明的TFT阵列面板的第六示例性实施例的结构。图10A是根据本发明的TFT阵列面板的第六示例性实施例的布局图，图10B是沿图10A中示出的线Xb-Xb′截取的示例性TFT阵列面板的剖视图。除了第六示例性实施例的TFT阵列面板包括单像素区域的单数据线和单栅极线，在图10A和图10B中示出的根据本发明的第六示例性实施例的TFT阵列面板与在图6A至图6D中示出的根据本发明的第二示例性实施例的TFT阵列面板具有基本相同的结构。为了描述的清晰，与在图4A至图5D中示出的本发明的第一示例性实施例中的元件具有相同功能的元件以相同的标号表示，并将省略对其描述。
与第二示例性实施例的示例性TFT阵列面板相似，第六示例性实施例的TFT阵列面板包括第一浮置电极90，第一浮置电极90形成在保护层70上且在栅极线22的上方，以与其它布线绝缘，因而增加了可视性。这里，第一浮置电极90可与像素电极82形成在相同的层中且在相同的平面上。此外，由于第六示例性实施例的示例性TFT阵列面板包括跨过栅电极26形成的漏电极66，所以第六示例性实施例的示例性TFT阵列面板可实现与第一示例性实施例的TFT阵列面板相同的功能和效果。然而，本发明不限于此，在可选择的实施例中，漏电极66可具有一般的结构。
本发明的上述实施例提供了通过采用使用狭缝来控制液晶的倾斜方向的PVA而能够确保宽视角的TFT阵列面板。然而，本发明不限于此，本发明还提供了一种通过采用使用电介质突出或狭缝来控制液晶的倾斜方向的多区域竖直排列(MVA)以确保宽视角的TFT阵列面板。
下面将参照图11A和图11B详细描述根据本发明的TFT阵列面板的第七示例性实施例的结构。图11A是根据本发明的TFT阵列面板的第七示例性实施例的布局图，图11B是沿图11A中示出的线XIb-XIb′截取的示例性TFT阵列面板的剖视图。为了描述的清晰，与在图7A和图7B中示出的本发明的第三示例性实施例中的元件具有相同功能的元件以相同的标号表示，并将省略对其描述。
除了第七示例性实施例的TFT阵列面板包括单像素区域的单数据线和单栅极线，在图11A和图11B中示出的根据本发明的TFT阵列面板的第七示例性实施例与在图7A和图7B中示出的根据本发明的TFT阵列面板的第三示例性实施例具有基本相同的结构。
与第三示例性实施例的TFT阵列面板相似，第七示例性实施例的TFT阵列面板包括第二浮置电极92，第二浮置电极92形成在栅极绝缘层30上且在栅极线22的上方，以与其它布线绝缘，因而增加了可视性。这里，第二浮置电极92可与数据线62形成在相同的层中且在相同的平面上。此外，由于第七示例性实施例的TFT阵列面板包括跨过栅电极26形成的漏电极66，所以第七示例性实施例的TFT阵列面板可实现与第三示例性实施例的TFT阵列面板相同的功能和效果。然而，本发明不限于此，在可选择的实施例中，漏电极66可具有一般的结构。
本发明的上述实施例提供了通过采用使用狭缝来控制液晶的倾斜方向的PVA而能够确保宽视角的TFT阵列面板。然而，本发明不限于此，本发明还提供了一种通过采用使用电介质突出或狭缝来控制液晶的倾斜方向的多区域竖直排列(MVA)以确保宽视角的TFT阵列面板。
下面将参照图12A和图12B详细描述根据本发明的TFT阵列面板的第八示例性实施例的结构。图12A是根据本发明的TFT阵列面板的第八示例性实施例的布局图，图12B是沿图12A中示出的线XIIb-XIIb′截取的示例性TFT阵列面板的剖视图。除了第八示例性实施例的TFT阵列面板包括单像素区域的单数据线和单栅极线，在图12A和图12B中示出的根据本发明的TFT阵列面板的第八示例性实施例与在图8A和图8B中示出的根据本发明的TFT阵列面板的第四示例性实施例具有基本相同的结构。
与第四示例性实施例的TFT阵列面板相似，第八示例性实施例的TFT阵列面板包括第三浮置电极94，第三浮置电极94形成在保护层70上且在数据线62的上方，以与其它布线绝缘，因而增加了可视性。这里，第三浮置电极94可与像素电极82形成在相同的层中且在相同的平面上。此外，由于第八示例性实施例的TFT阵列面板包括跨过栅电极26形成的漏电极66，所以第八示例性实施例的TFT阵列面板可实现与第四示例性实施例的TFT阵列面板相同的功能和效果。然而，本发明不限于此，在可选择的实施例中，漏电极66可具有一般的结构。
本发明的上述实施例提供了通过采用使用狭缝来控制液晶的倾斜方向的PVA而能够确保宽视角的TFT阵列面板。然而，本发明不限于此，本发明还提供了一种通过采用使用电介质突出或狭缝来控制液晶的倾斜方向的多区域竖直排列(MVA)以确保宽视角的TFT阵列面板。
因此，通过在显示面板的薄膜晶体管阵列面板中保持均匀的寄生电容使得一种当相邻的像素电极和置于所述像素电极之间的数据线或栅极线之间的距离不恒定时(诸如当TFT阵列面板的制造期间出现叠置误差时)减小显示面板中的闪烁的方法成为可能。在一些示例性实施例中，保持均匀的寄生电容包括将薄膜晶体管阵列面板中的漏电极完全超过栅极线的栅电极的第一、第二相对侧叠置。在其它示例性实施例中，保持均匀的寄生电容包括在栅极线上设置与栅极线绝缘的浮置电极，浮置电极在栅极线的宽度方向上与栅极线完全叠置。在另外的示例性实施例中，保持均匀的寄生电容包括在数据线上设置与数据线绝缘的浮置电极，浮置电极在数据线的宽度方向上与数据线完全叠置。
虽然已经分别描述了本发明的示例性实施例，但是本发明不限于此，一个或多个实施例的组合可用来实施TFT阵列面板。
根据上述TFT阵列面板，像素间寄生电容被保持相同，或者寄生电容的变化被最小化，因而防止了闪烁并提高了画面质量。
总结上述详细的描述，本领域技术人员应该理解，在实质上不脱离本发明的原理的情况下，可对优选实施例作出多种变化和修改。因此，所公开的本发明的优选实施例仅用于一般意义和描述意义，并不是为了限制本发明。此外，第一、第二等术语的使用不表示任何的次序或重要性，而是用来区分一个元件和其它元件。另外，单数形式的术语的使用不表示对数量的限制，而表示存在之少一个所指代的对象。
权利要求
1.一种薄膜晶体管阵列面板，包括栅极线，设置在绝缘基底上，并在行方向上延伸，所述栅极线具有栅电极；半导体层，设置在所述栅电极的上方且与所述栅电极绝缘；数据线，具有源电极，所述源电极与所述半导体层至少部分叠置，所述数据线在列方向上延伸，所述数据线与所述栅极线交叉并与所述栅极线绝缘；漏电极，与环绕所述栅电极的所述源电极相对，所述漏电极与所述半导体层至少部分叠置，所述漏电极跨过所述栅电极；像素电极，设置在所述栅极线、所述半导体层和所述数据线的上方并与所述栅极线、所述半导体层和所述数据线绝缘，所述像素电极电连接到所述漏电极，所述像素电极被区域分隔物划分成多个小区域。
2.如权利要求1所述的薄膜晶体管阵列面板，其中，即使当两个相邻的像素电极和置于所述两个相邻的像素电极之间的数据线或栅极线之间的寄生电容变化时，所述漏电极和所述栅电极之间的寄生电容也保持恒定。
3.如权利要求1所述的薄膜晶体管阵列面板，其中，为了调节所述薄膜晶体管阵列面板的制造期间出现的叠置误差，所述漏电极延伸超过所述栅电极的第一、第二相对侧。
4.如权利要求1所述的薄膜晶体管阵列面板，其中，所述漏电极和所述栅电极之间出现的寄生电容抑制由于叠置误差而导致的所述栅极线和所述像素电极之间的寄生电容的改变。
5.如权利要求1所述的薄膜晶体管阵列面板，其中，所述数据线分支成至少两个像素电极的源电极，所述至少两个像素电极分别排列在行方向上，所述栅极线包括分别向与所述源电极对应的栅电极提供栅极信号的一对奇栅极线和偶栅极线。
6.如权利要求5所述的薄膜晶体管阵列面板，其中，第一像素的源电极位于所述数据线的第一侧，第二像素的源电极位于所述数据线的第二侧。
7.如权利要求1所述的薄膜晶体管阵列面板，还包括设置在所述栅极线的上方并与所述栅极线绝缘的浮置电极，所述浮置电极与所述栅极线至少部分叠置。
8.如权利要求7所述的薄膜晶体管阵列面板，其中，当所述薄膜晶体管阵列面板的制造期间出现叠置误差时，所述浮置电极和所述栅极线之间的寄生电容保持恒定。
9.如权利要求7所述的薄膜晶体管阵列面板，其中，所述浮置电极与所述像素电极设置在所述薄膜晶体管阵列面板内的相同平面上，所述浮置电极使用与所述像素电极相同的材料制成。
10.如权利要求9所述的薄膜晶体管阵列面板，其中，所述数据线分支成至少两个像素电极的源电极，所述至少两个像素电极分别排列在行方向上；所述栅极线包括分别向与所述源电极对应的栅电极提供栅极信号的一对奇栅极线和偶栅极线；所述浮置电极与在列方向上邻近的各像素电极的两条栅极线叠置。
11.如权利要求7所述的薄膜晶体管阵列面板，其中，所述浮置电极与所述数据线设置在所述薄膜晶体管阵列面板内的相同平面上，所述浮置电极使用与所述数据线相同的材料制成。
12.如权利要求7所述的薄膜晶体管阵列面板，其中，所述浮置电极在所述栅极线的宽度方向上与所述栅极线完全叠置。
13.如权利要求1所述的薄膜晶体管阵列面板，还包括设置在所述数据线的上方并与所述数据线绝缘的浮置电极，所述浮置电极与所述数据线至少部分叠置。
14.如权利要求13所述的薄膜晶体管阵列面板，其中，当所述薄膜晶体管阵列面板的制造期间出现叠置误差时，所述浮置电极和所述数据线之间的寄生电容保持恒定。
15.如权利要求13所述的薄膜晶体管阵列面板，其中，所述浮置电极与所述像素电极设置在所述薄膜晶体管阵列面板内的相同平面上，所述浮置电极使用与所述像素电极相同的材料制成。
16.如权利要求13所述的薄膜晶体管阵列面板，其中，所述浮置电极在所述数据线的宽度方向上与所述数据线完全叠置。
17.如权利要求1所述的薄膜晶体管阵列面板，其中，所述区域分隔物是形成在所述像素电极中的切口图案。
18.如权利要求1所述的薄膜晶体管阵列面板，其中，所述区域分隔物是形成在所述像素电极上的电介质突出。
19.如权利要求1所述的薄膜晶体管阵列面板，其中，当相邻像素电极和置于所述像素电极之间的数据线或栅极线之间的距离不恒定时，在所述薄膜晶体管阵列面板内的像素的寄生电容至少保持基本不变。
20.一种薄膜晶体管阵列面板，包括栅极线，设置在绝缘基底上，并在行方向上延伸，所述栅极线具有栅电极；半导体层，设置在所述栅电极的上方且与所述栅电极绝缘；数据线，具有源电极，所述源电极与所述半导体层至少部分叠置，所述数据线在列方向上延伸，所述数据线与所述栅极线交叉并与所述栅极线绝缘；漏电极，与环绕所述栅电极的所述源电极相对，所述漏电极与所述半导体层至少部分叠置；像素电极，设置在所述栅极线、所述半导体层和所述数据线的上方并与所述栅极线、所述半导体层和所述数据线绝缘，所述像素电极电连接到所述漏电极，所述像素电极被区域分隔物划分成多个小区域；浮置电极，设置在所述栅极线的上方并与所述栅极线绝缘，所述浮置电极与所述栅极线至少部分叠置。
21.如权利要求20所述的薄膜晶体管阵列面板，其中，所述浮置电极与所述像素电极设置在相同的平面上，所述浮置电极使用与所述像素电极相同的材料制成。
22.如权利要求21所述的薄膜晶体管阵列面板，其中，所述数据线分支成至少两个像素电极的源电极，所述至少两个像素电极分别排列在行方向上；所述栅极线包括分别向与所述源电极对应的栅电极提供栅极信号的一对奇栅极线和偶栅极线；所述浮置电极与在列方向上邻近的各像素电极的两条栅极线叠置。
23.如权利要求20所述的薄膜晶体管阵列面板，其中，所述浮置电极与所述数据线设置在相同的平面上，所述浮置电极使用与所述数据线相同的材料制成。
24.如权利要求20所述的薄膜晶体管阵列面板，其中，所述浮置电极在所述栅极线的宽度方向上与所述栅极线完全叠置。
25.如权利要求20所述的薄膜晶体管阵列面板，其中，所述漏电极跨过所述栅电极。
26.如权利要求20所述的薄膜晶体管阵列面板，其中，所述数据线分支成至少两个像素电极的源电极，所述至少两个像素电极分别排列在行方向上；所述栅极线包括分别向与所述源电极对应的栅电极提供栅极信号的一对奇栅极线和偶栅极线。
27.如权利要求20所述的薄膜晶体管阵列面板，其中，所述区域分隔物是形成在所述像素电极中的切口图案。
28.如权利要求20所述的薄膜晶体管阵列面板，其中，所述区域分隔物是形成在所述像素电极上的电介质突出。
29.一种薄膜晶体管阵列面板，包括栅极线，设置在绝缘基底上，并在行方向上延伸，所述栅极线具有栅电极；半导体层，设置在所述栅电极的上方且与所述栅电极绝缘；数据线，具有源电极，所述源电极与所述半导体层至少部分叠置，所述数据线在列方向上延伸，所述数据线与所述栅极线交叉并与所述栅极线绝缘；漏电极，与环绕所述栅电极的所述源电极相对，所述漏电极与所述半导体层至少部分叠置；像素电极，设置在所述栅极线、所述半导体层和所述数据线的上方并与所述栅极线、所述半导体层和所述数据线绝缘，所述像素电极电连接到所述漏电极，所述像素电极被区域分隔物划分成多个小区域；浮置电极，设置在所述数据线的上方并与所述数据线绝缘，所述浮置电极与所述数据线至少部分叠置。
30.如权利要求29所述的薄膜晶体管阵列面板，其中，所述浮置电极与所述像素电极设置在相同的平面上，所述浮置电极使用与所述像素电极相同的材料制成。
31.如权利要求29所述的薄膜晶体管阵列面板，其中，所述浮置电极在所述数据极线的宽度方向上与所述数据线完全叠置。
32.如权利要求29所述的薄膜晶体管阵列面板，其中，所述漏电极跨过所述栅电极。
33.如权利要求29所述的薄膜晶体管阵列面板，其中，所述数据线分支成至少两个像素电极的源电极，所述至少两个像素电极分别排列在行方向上；所述栅极线包括分别向与所述源电极对应的栅电极提供栅极信号的一对奇栅极线和偶栅极线。
34.如权利要求29所述的薄膜晶体管阵列面板，其中，所述区域分隔物是形成在所述像素电极中的切口图案。
35.如权利要求29所述的薄膜晶体管阵列面板，其中，所述区域分隔物是形成在所述像素电极上的电介质突出。
36.一种当相邻的像素电极和置于所述像素电极之间的数据线或栅极线之间的距离不恒定时减小显示面板中的闪烁的方法，所述方法包括在所述显示面板的薄膜晶体管阵列面板中保持均匀的寄生电容。
37.如权利要求36所述的方法，其中，保持均匀的寄生电容包括将所述薄膜晶体管阵列面板中的漏电极超过所述栅极线的栅电极的第一、第二相对侧完全叠置。
38.如权利要求36所述的方法，其中，保持均匀的寄生电容包括在所述栅极线上设置与所述栅极线绝缘的浮置电极，所述浮置电极在所述栅极线的宽度方向上与所述栅极线完全叠置。
39.如权利要求36所述的方法，其中，保持均匀的寄生电容包括在所述数据线上设置与所述栅极线绝缘的浮置电极，所述浮置电极在所述数据线的宽度方向上与所述数据线完全叠置。
全文摘要
本发明提供了一种用于保持在单个像素中出现均匀的寄生电容的薄膜晶体管(TFT)阵列面板。该薄膜晶体管阵列面板包括栅极线，设置在绝缘基底上，并在行方向上延伸且具有栅电极；半导体层，设置在栅电极的上方且与栅电极绝缘；数据线，具有源电极，源电极与半导体层至少部分叠置，数据线在列方向上延伸，与栅极线交叉并与栅极线绝缘；漏电极，与环绕栅电极的源电极相对，并与半导体层至少部分叠置且跨过栅电极；像素电极，设置在所得的结构的上方并与所得的结构绝缘，像素电极电连接到漏电极，并被区域分隔物划分成多个小区域。
文档编号H01L21/84GK1866527SQ20061007248
公开日2006年11月22日 申请日期2006年4月17日 优先权日2005年5月16日
发明者白承洙, 金东奎, 申爱 申请人:三星电子株式会社