专利名称：芯片封装结构的制作方法
技术领域：
本J^明是有关于一种芯片封装结构，且特别是有关于一种具有导线架
的芯片封装结构(CHIP PACKAGE STRUCTURE )。
背景技术：
在半导体产业中，集成电路(integrated circuits, IC)的生产主要 可分为三个阶段集成电路的设计UC design)、集成电路的制作(IC process )及集成电路的封装(IC package )。
在集成电路的制作中，芯片(chip)是经由晶圓(wafer)制作、形成 集成电路以及切割晶圓(wafer sawing)等步骤而完成。晶圓具有一主动 面(active surface),其泛指晶圓的具有主动元件(active device)的 表面。当晶圓内部的集成电路完成之后，晶圓的主动面更配置有多个焊垫 (bonding pad),以使最终由晶圓切割所形成的芯片可经由这些焊垫而向外 电性连接于一承载器(carrier )。承载器例如为一导线架(leadframe)或 一封装_1^反(package substrate )。芯片可以打线^^ (wire bonding)或覆 晶接合(flip chip bonding)的方式连接至承载器上，使得芯片的这些焊 垫可电性连接于承载器的接点，以构成一芯片封装结构。
图l是现有的芯片封装结构的剖面示意图。请参照图1,芯片封装结构 100是一种导脚在芯片上(lead on chip, L0C)的芯片封装结构，其包括 一芯片110、 一导线架120、多条焊线130以及一封装胶体140。芯片110 包括多个接垫112，其中这些接垫112位于芯片110的主动表面110a上，并 且这些接垫112位于主动表面的中央区域。导线架120具有多条内引脚 122，其中这些内引脚122是位于主动表面110a上，并且沿着主动表面110a 的周缘排列。焊线130配置于接垫112与内引脚122之间，以将接垫112 电性连接于内引脚122。封装胶体140则将芯片110、内引脚122以及焊线 130包覆于其内。
由于这些内引脚122是沿着芯片110周缘排列，因此这些焊线130的 长度较长，并且容易坍塌而造成电性短路。另外，由于这些焊线130的长 度较长，因此在形成封装胶体140时这些焊线130亦容易被灌入模具内的液 态封装胶体140扯断而造成电性断路。是以，就封装制程而言，现有的芯片 封装结构100的设计容易造成产品良率低落。
发明内容
本发明的目的就在于提供一种芯片封装结构，以降低焊线坍塌的机率。
本发明提出一种芯片封装结构，其包括一芯片、 一导线架、多条焊线 以及一封装胶体。芯片具有一主动表面与配置于主动表面上的多个接垫，并 且这些接垫位于主动表面的一側。芯片固着于导线架下方。导线架具有多 条第一内引脚与多条第二内引脚，其中这些第一内引脚位于主动表面上，并 且各条第一内引脚与各条第二内引脚的一端位于这些接垫的外围。这些焊 线分别连接于第一内引脚与接垫之间，以及第二内引脚与接垫之间。封装 胶体将芯片、第一内引脚、第二内引脚以及焊线包覆于其内。
在本发明一实施例中，这些第二内引脚位于芯片外側，并且邻近于这 些第一接垫。此外，这些第二内引脚与芯片还可以是共平面。
在本发明一实施例中，导线架更具有至少一第一汇流架与至少一第二 汇流架，分别位于这些第一内引脚与这些第一接垫之间，以及这些第二内引 脚与这些第 一接垫之间，其中第二汇流架与这些第二内引脚之间可以维持
一高度差，且第二汇流架为沉置(down-set )设计。此外，芯片封装结构 更可以包括至少一第二焊线与至少一第三焊线，而芯片更具有至少一第二 接垫，第二接垫与这些第一接垫位于主动表面的同一侧，第二焊线连接第二 接垫与第 一汇流架之间，且第三焊线连接第一汇流架与这些第 一 内引脚其 中之一之间。另外，芯片封装结构还可以更包括至少一第四焊线与至少一 第五焊线，而芯片更具有至少一第三接垫，第三接垫与这些第一接垫位于 主动表面的同一側，第四焊线连接第三接垫与第二汇流架之间，且第五焊 线连接第二汇流架与这些第二内引脚其中之一之间。再者，在芯片封装结 构中，第一汇流架亦可以位于主动表面上，而第二汇流架位于芯片外侧。
本发明是使芯片上的接垫位于主动表面的一侧、将第 一 内引脚配置于 主动表面上并且使各条第一内引脚与第二内引脚的一端位于这些接垫的外 围，因此本发明可以减少内引脚(即第一内引脚与第二内引脚)与接垫的间
降低焊线坍塌的机率:、；、一 、a 、.，'-
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较 佳实施例，并配合所附图式，作详细说明如下。
图i是现有的芯片封装结构的剖面示意图。
图2是本发明一实施例的芯片封装结构的剖面示意图。
图3为衣发明一实施例的芯片封装结构的制作方法的示意图。
图4是^发明一实施例的芯片封装结构的剖面示意图。图5绘示为本发明一实施例的芯片封装结构的示意图。
100:芯片封装结构 110:芯片 110a: 主动表面 112:接垫 120:导线架 122:内引脚 130:焊线 140:封装胶体 200:芯片封装结构 200，芯片封装结构 2加"芯片封装结构
210芯片
212主动表面
214第一接垫
216第二接垫
218第三接垫
220导线架
220a:第一内引脚220b:第二内引脚222第一汇流架
224 第二汇流架
230:第一焊线
232:第二焊线
234:第三焊线
236:第四焊线
238:第五焊线
240:封装胶体
具体实施例方式
图2是本发明一实施例的芯片封装结构的剖面示意图。请参照图2,芯 片封装结构200包括一芯片210、 一导线架220、多条第一焊线230以及一 封装胶体240。芯片210具有一主动表面212与配置于主动表面212上的多 个第一接垫214，并且这些第一接垫214位于主动表面212的一侧。更详细 地说，这些第一接垫214是邻近于主动表面212的一側边。
芯片210固着于导线架220下方「导线架220具有多条第一内引脚22(k
与多条第二内引脚220b，其中这些第一内引脚220a位于主动表面2n 上，并且各条第一内引脚220a与各条第二内引脚220b的一端位于这些第一 接垫214的外围。
这些第一焊线230连接于第一内引脚220a与第一接垫214之间，以及 第二内引脚220b与第一接垫214之间。封装胶体2"将芯片210、第一内 引脚220a、第二内引脚220b以及第一焊线230包覆于其内。
虽然在图2中，第一内引脚220a与第二内引脚220b均位于主动表面 212上，但是图2与相对应的说明并非用以限定本发明。在本发明的其他实 施例中，第二内引脚220b更可以位于芯片210的外侧。
请参照图3，其为本发明一实施例的芯片封装结构的制作方法的示意 图。首先提供芯片210。接着，将一尚未裁切的导线架220配置于芯片210 的主动表面212上，其中这个尚未裁切的导线架220的第一内引脚220a是 配置于主动表面212上，第二内引脚220b是配置于芯片210外。此外，第 一内引脚220a与第二内引脚220b的一端是位于第一接垫214的外围，并且 第二内引脚220b与芯片210共平面。接着，依序经由导线接合制程、封胶 制程以及对尚未裁切的导线架220进行的裁切制程，以形成图4的芯片封 装结构200，，其中图4是本发明一实施例的芯片封装结构的剖面示意图。为 了说明上的方《吏，图4是透视封装胶体240的示意图。在图4中，部分的第 一焊线230是电性连接于第一内引脚220a与第一接垫214之间，其余的第 一焊线230则是电性连接于第二内引脚220b与第一接垫214之间。
值得注意的是，在上述的配置方式中，由于第一内引脚220a是配置于 主动表面212上，第二内引脚220b是配置于芯片210外，并且第一内引脚 220a与第二内引脚220b的一端是位于第一接垫214的外围，因此本实施例 相较于现有技术而言可以缩短第一内引脚220a与第一接垫214的距离，以 及缩短第二内引脚220b与第一接垫214的距离。
此外，芯片210更可以具有至少一第二接垫216以及至少一第三接垫 218，其中第二接垫216可以是接地接垫或是电源接垫，第三接垫218可以 是接地接垫或是电源接垫。值得注意的是，第一接垫214、第二接垫216以 及第三接垫218是位于主动表面212的同一側。
当芯片210具有至少一第二接垫216以及至少一第三接垫218时，芯片 封装结构200，更可以具有至少一条第二焊线232、至少一第三焊线234、至 少一第四焊线236与至少一第五焊线238。另外，导线架220更可以具有至 少一第一汇流架222与至少一第二汇流架224。第一汇流架222位于主动表 面上，并且位于第一内引脚220a与第一接垫214之间。第二汇流架224位 于芯片210外，并且位于第二内引脚220b与第一接垫214之间。
如此一来，本实施例便可以将第二焊线2 32连接于第二接垫216与第
一汇流架222之间，并且将第三焊线234连接于第一汇流架222与这些第 一内引脚220a其中之一之间。此外，本实施例可以将第四焊线236连接于 第三接垫218与第二汇流架224之间，并且将第五焊线238连接于第二汇 流架224与这些第二内引脚220b其中之一之间。如此一来，本实施例便可 以经由第一汇流架222与第二汇流架224来使形成焊线(即第一焊线 230、第二焊线232、第三焊线234、第四焊线236与第五焊线238 )的打线 制程更容易执行。
另外，在本发明的一实施例中，第二汇流架224与第二内引脚220b之 间更可以具有一高度差。请参照图5,其绘示为本发明一实施例的芯片封装 结构的示意图。芯片封装结构200"类似于芯片封装结构200，，其中两者之 间的差异主要在于芯片封装结构200"的第二汇流架224是以沉置设计的方 式来与第二内引脚220b之间维持一高度差。如此一来，本实施例不但可以 经由第二汇流架224来简化打线制程的复杂程度，更可以经由沉置设计的 方式来缩短第二内引脚220b与芯片210之间的间距。
相较于现有的技术而言，由于本发明的接垫是位于主动表面的一側、第 一内引脚是配置于主动表面上并且各条第一内引脚与第二内引脚的一端是 位于这些接垫的外围，因此本发明可以减少内引脚(即第一内引脚与第二 内引脚)与接垫之间的距离。是以本发明能够以较短的焊线来将内引脚电 性连接于相应的接垫。
承上述，由于焊线的长度得以缩短，因此本发明可以降低焊线坍塌的 机率，并且降低液态的封装胶体被灌入模具内时焊线被扯断的机率。是以本 发明的结构设计可以提高的芯片封装体制程的良率。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何 熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润 饰，因此本发明的保护范围当视所附的申请专利范围所界定者为准。
权利要求
1.一种芯片封装结构，其特征在于其包括一芯片，具有一主动表面与配置于该主动表面上的多个第一接垫，且该些第一接垫位于该主动表面的一侧；一导线架，芯片固着于该导线架下方，且该导线架120具有多条第一内引脚与多条第二内引脚，其中该些第一内引脚位于该主动表面上，且各该第一内引脚与各该第二内引脚的一端位于该些第一接垫的外围；多条第一焊线，分别连接该些第一内引脚与该些第一接垫之间，以及该些第二内引脚与该些第一接垫之间；以及一封装胶体，包覆该芯片、该些第一内引脚、该些第二内引脚以及该些第一焊线。
2. 根据权利要求1所述的芯片封装结构，其特征在于其中该些第二内 引脚位于该芯片外侧，并且邻近于该些第一接垫。
3. 根据权利要求2所述的芯片封装结构，其特征在于其中该些第二内 引脚与该芯片为共平面。
4. 根据权利要求l所述的芯片封装结构，其特征在于其中该导线架更 具有至少一第一汇流架与至少一第二汇流架，分别位于该些第一内引脚与 该些第 一接垫之间，以及该些第二内引脚与该些第 一接垫之间。
5. 根据权利要求4所述的芯片封装结构，其特征在于更包括至少一第 二焊线与至少一第三焊线，而该芯片更具有至少一第二接垫，该第二接垫 与该些第一接垫位于该主动表面的同一侧，该第二焊线连接该第二接垫与 该第一汇流架之间，且该第三焊线连接该第一汇流架与该些第一内引脚其 中之一之间。
6. 冲艮据权利要求4所述的芯片封装结构，其特征在于更包括至少一第 四焊线与至少一第五焊线，而该芯片更具有至少一第三接垫，该第三接垫 与该些第一接垫位于该主动表面的同一倒，该第四焊线连接该第三接垫与 该第二汇流架之间，且该第五焊线连接该第二汇流架与该些第二内引脚其 中之一之间。
7. 根据权利要求4所述的芯片封装结构，其特征在于其中该第一汇流 架位于该主动表面上，而该第二汇流架位于该芯片外側。
8. 根据权利要求5所述的芯片封装结构，其特征在于其中该第二汇流 架与该些第二内引脚之间维持一高度差，且该第二汇流架为沉置设计。
全文摘要
一种芯片封装结构，其包括一芯片、一导线架、多条焊线以及一封装胶体。芯片具有一主动表面与配置于主动表面的多个接垫，并且这些接垫位于主动表面的一侧。芯片固着于导线架下方。导线架具有多条第一内引脚与多条第二内引脚，其中这些第一内引脚位于主动表面上，并且各条第一内引脚与各条第二内引脚的一端位于这些接垫的外围。这些焊线分别连接于第一内引脚与接垫之间，以及第二内引脚与接垫之间。封装胶体将芯片、第一内引脚、第二内引脚以及焊线包覆于其内。由于接垫是位于主动表面的一侧，因此焊线坍塌的机率得以降低。
文档编号H01L23/488GK101110399SQ20061009922
公开日2008年1月23日 申请日期2006年7月21日 优先权日2006年7月21日
发明者吴燕毅, 李欣鸣, 黄志龙 申请人:宏茂微电子(上海)有限公司;百慕达南茂科技股份有限公司