专利名称：具有共用型晶片承座的半导体封装构造的制作方法
技术领域：
本发明涉及一种在同 一导线架架构中针对不同尺寸晶片平衡模流的半 导体封装技术，特别是涉及一种具有共用型晶片承座的半导体封装构造。
背景技术：
传统的TS0P与TQFP半导体封装领域中，使用导线架的晶片承座(die pad)来粘固 一半导体晶片并使晶片电性连接至导线架的引脚。最后使用模 封胶体来包覆并保护晶片。在模封胶体的压模形成过程中，会有上下模流 流速不同导致灌不满或露金线的问题。因此，针对晶片的不同尺寸变化，依 照模流模拟模型设计不同的导线架对应变化，以达到上下模流的平衡,但导 线架的物料种类增加，导致管理困难。请参阅图1、图2所示，图l是现有习知半导体封装构造封装有一标准 尺寸晶片的截面示意图，图2是现有习知半导体封装构造封装有一标准尺 寸晶片在模封时的截面示意图。 一种现有习知的半导体封装构造IOO，包含 一晶片110、 一模封胶体120、 一具有晶片承座130与引脚140的导线架以 及复数个焊线150;该晶片承座130大致为方形的金属片且尺寸略大于该晶 片110,该晶片IIO是固定于该晶片承座130上，并以该些焊线150电性连 接该晶片110的复数个焊垫111与该些引脚140，而该模封胶体120是包覆 该晶片110。如图2所示，在该模封胶体120的压模形成过程中，应控制在 该晶片110上方的上模流121与在该晶片承座130下方的下模流122具有 相当的流速，故上下模流平衡，不会有灌不满与露金线的问题。然而，请参阅图3所示，是现有习知的半导体封装构造封装有一较小 尺寸晶片在^^莫封时的截面示意图。当另一尺寸较小的晶片IIOA固定于上述 同一导线架的晶片承座130时，该晶片IIOA上方的空间变大使障碍因子变 少，故上模流121的流速会大于下模流122的流速，导致模流上下失衡,故 在已知的习知技艺中，单一种类的导线架仅能承载单一尺寸的晶片，否则会 有灌不满与露金线的问题。中国台湾专利公告第396557号"封装IC装置的平衡模流(mold flow) 的方法"是利用引脚的一部分弯曲，以修正上下模流使的平衡，但是其引 脚弯曲的导线架亦仅能承载单一尺寸的晶片。中国台湾发明专利证号第1236123号"半导体封装件"，其是使晶片承 座的外围形成向下凹陷的多个阶梯部，该等阶梯部在压模时是支撑于下模
具上，以避免注胶时发生晶片承座的倾倒，解决露金线的问题，虽然晶片 尺寸可以稍作变化，但是上下模流产生不平衡的问题仍然存在，故会有灌 不满的情形。此外，阶梯部的支撑点会露出于模封胶体的底面，而会改变 产品外观。另外，较大尺寸晶片仅有中央粘附于晶片承座，晶片周边缺乏 固定，在焊线的打线时会存在有焊不粘的问题产生。由此可见，上述现有的半导体封装构造在结构与使用上，显然仍存在有 不便与缺陷，而亟待加以进一步改进。为解决上述存在的问题，相关厂商 莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题,此显然是相关业者急 欲解决的问题。因此如何能创设一种新型的具有共用型晶片承座的半导体 封装构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。有鉴于上述现有的半导体封装构造存在的缺陷，本发明人基于从事此 类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极 加以研究创新，以期创设一种新型的具有共用型晶片承座的半导体封装构 造，能改进现有的半导体封装构造，使其更具有实用性。经过不断研究、设 计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。发明内容本发明的主要目的在于，克服现有的半导体封装构造存在的缺陷，而提 供一种新型的具有共用型晶片承座的半导体封装构造，所要解决的技术问 题是使其在一导线架是具有一共用型晶片承座，其具有复数个模流旁通孔(mold-flow bypass holes),可以达到上下模流的分流的功效，能够在同一 导线架架构中利用该共用型晶片承座针对不同尺寸的晶片达到平衡上下模 流的功效，同时可以解决现有技术灌不满与露金线的问题，非常适于实用。本发明的次一 目的在于，提供一种新型的具有共用型晶片承座的半导 体封装构造，所要解决的技术问题是使其中该些模流旁通孔是贯通该共用 型晶片承座的上表面与下表面，可为矩阵排列或是形成于该共用型晶片承 座的周边，故随着晶片尺寸的缩小，该些模流旁通孔不被晶片覆盖的数量 或面积可增加，藉此可以使不同尺寸晶片设置于该共用型晶片承座皆具有 上下模流平衡的功效，从而更加适于实用。本发明的再一 目的在于，提供一种新型的具有共用型晶片承座的半导 体封装构造，所要解决的技术问题是使其中该模封胶体是填满共用型晶片 承座内的复数个模流旁通孔，而可以增加模封胶体与共用型晶片承座的结 合强度，从而更加适于实用。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据 本发明提出的一种具有共用型晶片承座的半导体封装构造，其包含 一导线
架，其具有一共用型晶片承座与复数个引脚，该共用型晶片承座具有复数个模流旁通孔(mold-flow bypass holes); —晶片，其设于该共用型晶片承座 上并与该些引脚为电性连接；以及一模封胶体，其是包覆该晶片。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的具有共用型晶片承座的半导体封装构造，其中所述的该些模流 旁通孔是贯通该共用型晶片承座的上表面与下表面。前述的具有共用型晶片承座的半导体封装构造，其中所述的模封胶体 是填满该些模流旁通孔。前述的具有共用型晶片承座的半导体封装构造，其中所述的该些模流 旁通孔是为矩阵排列。前述的具有共用型晶片承座的半导体封装构造，其中所述的该些模流 旁通孔是形成于该共用型晶片承座的周边。前述的具有共用型晶片承座的半导体封装构造，其中所述的晶片的尺 寸变化是不大于该共用型晶片承座。本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了 达到上述目的，依据本发明一种具有共用型晶片承座的半导体封装构造，其 主要包含一导线架、 一晶片以及一模封胶体。该导线架具有一共用型晶片 承座与复数个引脚，该共用型晶片承座具有复数个模流旁通孔。该晶片设 于该共用型晶片承座上并与该些引脚为电性连接。该模封胶体是包覆该晶 片。该些模流旁通孔是随着晶片的尺寸缩小达到数量或导通面积的增加，而 可以对该模封胶体形成时的上下模流达到分流的功效，以平衡上下模流，而 不需要变更导线架的设计。借由上述技术方案，本发明具有共用型晶片承座的半导体封装构造至 少具有下列优点1、 本发明在一导线架是具有一共用型晶片承座，其具有复数个模流旁 通孔(mold-flow bypass holes),可以达到上下模流的分流的功效，能够 在同 一导线架架构中利用该共用型晶片承座针对不同尺寸的晶片达到平衡 上下模流的功效，同时可以解决现有技术灌不满与露金线的问题，非常适 于实用。2、 本发明的其中该些模流旁通孔是贯通该共用型晶片承座的上表面与 下表面，可为矩阵排列或是形成于该共用型晶片承座的周边，故随着晶片 尺寸的缩小，该些模流旁通孔不被晶片覆盖的数量或面积可增加，藉此可以 使不同尺寸晶片设置于该共用型晶片承座皆具有上下模流平衡的功效，从 而更加适于实用。3、 本发明其中该模封胶体是填满共用型晶片承座内的复数个模流旁通 孑L，而可增加裤封胶体与共用型晶片承座的结合强度，从而更加适于实用。
综上所述，本发明是有关于 一种具有共用型晶片承座的半导体封装构 造， 一导线架具有该共用型晶片承座与复数个引脚。该共用型晶片承座具有 复数个上下贯穿的模流旁通孔，可矩阵排列或周边排列。不同尺寸的晶片 可设置于该共用型晶片承座上，并以一模封胶体包覆之。随着晶片尺寸的 缩小变化，不被晶片覆盖的模流旁通孔的数量或导通面积亦可增加，使较快 流速的上模流或下模流具有分流效果而緩速之，故不同尺寸的晶片设置于 同一导线架上能够达到上下模流平衡。本发明具有上述诸多优点及实用价 值，其不论在产品结构或功能上皆有较大改进，在技术上有显著的进步，并 产生了好用及实用的效果，且较现有的半导体封装构造具有增进的突出功 效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实 用的新设计。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细说明如下。
图1是现有习知半导体封装构造封装有一标准尺寸晶片的截面示意图。图2是现有习知半导体封装构造封装有一标准尺寸晶片在模封时的截 面示意图。图3是现有习知半导体封装构造封装有一较小尺寸晶片在模封时的截 面示意图。图4是依据本发明的第 一具体实施例， 一种具有共用型晶片承座的半导 体封装构造的截面示意图。图5是依据本发明的第一具体实施例，该半导体封装构造的导线架示意 图。5图6是依据本发明的第一具体实施例，该半导体封装构造封装有一标准 尺寸晶片在模封时的截面示意图。图7是依据本发明的第一具体实施例，该半导体封装构造封装有其中一 较小尺寸晶片在模封时的顶面透视图。图8是依据本发明的第一具体实施例，该半导体封装构造封装有其中一 较小尺寸晶片在模封时的截面示意图。图9是依据本发明的第二具体实施例，另 一种具有共用型晶片承座的半 导体封装构造的截面示意图。图10是依据本发明的第二具体实施例，该半导体封装构造的导线架示 意图。100半导体封装构造110:晶片111焊垫IIOA:较小尺寸的晶片120模封胶体m上模流122下模流130晶片承座140引脚150焊线200半导体封装构造210晶片210A:较小尺寸的晶片210B:较小尺寸的晶片211:主动面212背面213:焊垫220模封胶体221: 上模流221 A:上才莫流分流222:下模流230共用型晶片承座231:上表面232下表面233:模流旁通孔234系杆240:引脚250.焊线300:半导体封装构造310: 晶片311:焊垫320:模封胶体330:共用型晶片承座331:上表面332:下表面333:模流旁通孔333A:选择性模流旁通孔340:引脚350:焊线具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的具有共用型晶片承座 的半导体封装构造其具体实施方式
、结构、特征及其功效，详细说明如后。依据本发明的第一具体实施例，揭示一种具有共用型晶片承座的半导 体封装构造，可以在同一导线架的架构中封装不同尺寸的晶片，并且不会 有上下模流不平衡的问题。请参阅图4、图5所示，图4是依据本发明的第一具体实施例，一种具 有共用型晶片承座的半导体封装构造的截面示意图，图5是依据本发明的 第一具体实施例，该半导体封装构造的导线架示意图。如图4所示，一种具 有共用型晶片承座的半导体封装构造200，主要包含一导线架、 一晶片210 以及一才莫去于月交体220 (molding compound)。请结合参阅图5所示，上述的导线架，具有一共用型晶片承座230与 复数个引脚240，其材质可为铜、铁或其合金，可由同一金属板经沖压或蚀 刻据以成形。通常该些引脚240是排列于该共用型晶片承座230的两外侧 或是四周边之外，该共用型晶片承座230可连接有复数个系杆234以在封 装前固定至该导线架的框缘，该些系杆234是具有弯折处，以使该共用型 晶片承座230较下沉于该些引脚240的内端。该共用型晶片承座230是具 有一上表面231、 一下表面232以及复数个模流旁通孔233 (mold-flow bypass holes)。该些模流旁通孔233是贯通该共用型晶片承座230的上表 面231与下表面232 (如图4所示)。在本实施例中，该些模流旁通孔233是 为矩阵排列(如图5所示)，可为圓形孔、方形孔、菱形孔或多边形孔。上述的晶片210,设于该共用型晶片承座230上，该晶片210具有一主 动面211以及一背面212,复数个焊垫213是设置于该主动面211。可利用 已知粘晶材料将该晶片210的该背面212贴附于该共用型晶片承座230的 该上表面231。随着各种晶片210、 210A至210B不同尺寸的缩小变化，该些 模流旁通孔233不被晶片210、210A至210B覆盖的数量也随之增加(如图5 中所示)。在本实施例中，该晶片210是为较大而完全覆盖该些模流旁通孔 233，可以利用打线形成的复数个焊线250连接该些焊垫213与该些引脚 240，使该晶片210与与该些引脚240为电性连接。该模封胶体220是压模 形成并包覆该晶片210,更可包覆该些焊线250。较佳地，该模封胶体220 是填满该些模流旁通孔233,而可以增加与该共用型晶片承座230的结合面 积。请参阅图6所示，是依据本发明的第一具体实施例该半导体封装构造 封装有一标准尺寸晶片在模封时的截面示意图。在压模过程中，该导线架 是被上下模具夹固，该晶片210是置于上下模具间的模穴内，该模封胶体 220的前驱物注入模穴内，在注胶过程中，该晶片210与上模具的间隙概略 相同于该共用型晶片承座230与下模具的间隙，故该晶片210上方的上模 流221与在该共用型晶片承座2 30下方的下模流222具有大致相同的流速， 而可达到上下模流平衡。请参阅图7所示，是依据本发明的第一具体实施例，该半导体封装构造封装有其中一较小尺寸晶片在模封时的顶面透视图。在同一导线架的架构 中，当晶片210的尺寸由原标准尺寸210缩小至210B，该些模流旁通孔233 不被较小尺寸的晶片210B覆盖的数量随之增多。请参阅图8所示，是依据本发明的第一具体实施例，该半导体封装构造 封装有其中 一较小尺寸晶片在模封时的截面示意图。在压模以形成该模封 胶体220的过程中，该模封胶体220是另形成有一上模流221与一下模流 222。由于该晶片210B的尺寸比原标准型晶片210更小，该较小尺寸的晶 片210B上方与模穴的间隙变大，模流障碍因子变少，故上模流221的速度 会快于下模流222。利用导通的该些模流旁通孔233，使得上模流221会产 生往下方流动的上模流分流221A，上模流分流221A会通过该些导通的模流
旁通孔233,导致上模流221的填充速度变慢，进而达到上模流221与下模 流222的平衡，所形成的模封胶体220填充良好，不会产生在模穴内灌不 满或是因模流压差导致该些焊线250露金线的问题。反之，即使晶片210的 尺寸变大或变厚，以不大于该共用型晶片承座230为较佳，利用该些模流 旁通孔233亦可使流速较快的下模流222的填充速度变慢，而可以达到上 下模流的平衡。因此，该些模流旁通孔233是随着晶片210、 221A、 221B的尺寸缩小 达到数量的增加，以对该模封胶体220形成时的较快上模流221或下模流 222达到分流的功效，以平衡上下模流，而不需要变更导线架的设计。请参阅图9所示，是依据本发明的第二具体实施例，另一种具有共用型 晶片承座的半导体封装构造的截面示意图。在本发明第二具体实施例中，另 揭示一种具有共用型晶片承座的半导体封装构造300，其主要包舍一导线 架、 一晶片310以及一模封胶体320。该导线架具有一共用型晶片承座330 与复数个引脚340,该共用型晶片承座330具有一上表面331、一下表面332 及复数个模流旁通孔333。请参阅图10所示，是依据本发明的第二具体实施例，该半导体封装构 造的导线架示意图。在本实施例中，该些模流旁通孔333是贯通该上表面 331与该下表面332并形成于该共用型晶片承座330的周边，但是依封装需 求不同，在该导线架的成形过程中，除了在冲压形成该些模流旁通孔333 之外，可同时对该共用型晶片承座330另形成设有复数个选择性模流旁通 孔333A，使得该共用型晶片承座330具有周边排列或是矩阵排列的模流旁 通孔。该晶片310是设于该共用型晶片承座330的该上表面331，并藉由复 数个焊线350使该晶片310的复数个焊垫311电性连接至该些引脚340。该 模封胶体320是包覆该晶片310与该些焊线350。由于该些模流旁通孔333是随着该晶片310的尺寸缩小达到导通面积 的增加，可以对该模封胶体320形成时的较快流速的上或下模流达到分流 的功效，以平衡上下模流，而不需要变更导线架的设计。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但 凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例 所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围 内。
权利要求
1、一种具有共用型晶片承座的半导体封装构造，其特征在于其包含一导线架，其具有一共用型晶片承座与复数个引脚，该共用型晶片承座具有复数个模流旁通孔(mold-flow bypass holes)；一晶片，其设于该共用型晶片承座上并与该些引脚为电性连接；以及一模封胶体，其是包覆该晶片。
2、 根据权利要求1所述的具有共用型晶片承座的半导体封装构造，其 特征在于其中所述的该些模流旁通孔是贯通该共用型晶片承座的上表面与 下表面。
3、 根据权利要求1或2所述的具有共用型晶片承座的半导体封装构 造,其特征在于其中所述的模封胶体是填满该些模流旁通孔。
4、 根据权利要求1或2所述的具有共用型晶片承座的半导体封装构 造，其特征在于其中所述的该些模流旁通孔是为矩阵排列。
5、 根据权利要求1或2所述的具有共用型晶片承座的半导体封装构 造，其特征在于其中所述的该些模流旁通孔是形成于该共用型晶片承座的 周边。
6、 根据权利要求1所述的具有共用型晶片承座的半导体封装构造，其 特征在于其中所述的晶片的尺寸变化是不大于该共用型晶片承座。
全文摘要
本发明是有关一种具有共用型晶片承座的半导体封装构造，一导线架具有该共用型晶片承座与复数个引脚。该共用型晶片承座具有复数个上下贯穿的模流旁通孔，可矩阵排列或周边排列。不同尺寸的晶片可设置于该共用型晶片承座上，并以一模封胶体包覆之。随着晶片尺寸的缩小变化，不被晶片覆盖的模流旁通孔的数量或导通面积亦可增加，使较快流速的上模流或下模流具有分流效果而缓速之，故不同尺寸的晶片设置于同一导线架上能够达到上下模流平衡。
文档编号H01L23/28GK101118893SQ20061009918
公开日2008年2月6日 申请日期2006年8月2日 优先权日2006年8月2日
发明者林鸿村 申请人:南茂科技股份有限公司;百慕达南茂科技股份有限公司