专利名称：高功率金属氧化物半导体元件的制作方法
技术领域：
本发明涉及一种半导体元件，特别是涉及一种可容许在基极区域中施加偏压及可限制高功率金属氧化半导体元件的垂直电击穿的结构。。
背景技术：
常见的侧向双扩散金属氧化半导体(LDMOS)元件，例如高功率金属氧化半导体(power MOS)在电路应用上可提供较低的导通状态电阻。这类元件因为有着较低的RC时间常数，所以非常适合用在电源管理电路的输出端上。
常见的LDMOS结构具有一个非常窄的通道长度，此通道长度是由在P型井中较小的P型基极区域来决定。此较小的P型基极区域则由元件自对准闸极的位置、一或多个场氧化层植入与其他降低表面场(reduce surfacefield；RESURF)的结构来定义之。为了防止寄生双载子接合晶体管被开启以及避免具有基板效应，P型基极区域与源极的接点典型上是邻接接触。
有一些电源管理的应用会要求源极需有负载，换句话说，源极需要被施加一个在元件工作区域内的偏压。但是在传统的设计上，包围P型基极区域的P型井是跟P型基材相连接。因此实际上P型基极区域与P型基材为互相短路。而P型基材通常为接地，所以不可能给予连接在P型基极区域上的源极任何偏压。
其他的电源管理应用则要求对于电击穿有更好的保护；但是传统设计上，N型井的深度通常会因为制程上热预算的考量而有所限制。在N型井的深度通常被限制的情形下，P型基极区域跟P型基材间的垂直电击穿会变得频繁且容易发生。这个电击穿可能会完全地使LDMOS失效或者更进一步影响一个或更多的电路运作。
由此可见，上述现有的LDMOS元件在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的LDMOS元件，使得可容许在基极区域中施加偏压，并且可限制高功率金属氧化半导体元件上的垂直电击穿便成为当前业界极需改进的目标。
有鉴于上述现有的LDMOS元件结构存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的LDMOS元件，能够改进一般现有的LDMOS元件结构，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的LDMOS元件结构存在的缺陷，而提供一种新型结构的LDMOS元件，所要解决的技术问题是使其可容许在基极区域中施加偏压，从而更加适于实用。
本发明的另一目的在于，提供一种新型结构的LDMOS元件，所要解决的技术问题是使其可以限制高功率金属氧化半导体元件上的垂直电击穿，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种高功率金属氧化物半导体元件包括一第一类型的半导体基材；一第一类型的第一井，由该半导体基材表面向下延伸；一第二类型的第二并，被该第一井侧向包围且被该半导体基材从下方包覆；一元件汲极，形成在该第二井内；一闸极介电质，形成在该第二井之上，且一闸极电极形成于该闸极介电质之上，以作为一元件闸极；一第一类型的基极区域，形成在该第二井内，且与该第一井和该半导体基材互相隔开；以及一元件源极形成在该基极区域内，且电性耦接至一第一接点以连接该基极区域。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的高功率金属氧化物半导体元件，其中所述的第一类型为P型，该第二类型为N型，该第一接点为为P+型，该元件源极以及该元件汲极为N+型。
前述的高功率金属氧化物半导体元件，其中所述的闸极介电质是形成于该第二井以及该基极区域之上。
前述的高功率金属氧化物半导体元件，其中所述的基极区域以及半导体基材具有不同的电性偏压，该半导体基材是被偏压于接地电压，该基极区域是被偏压于与接地电压不同的一非零的电压。
前述的高功率金属氧化物半导体元件，其中所述的闸极介电质为氧化物，该闸极电极为多晶硅。
前述的高功率金属氧化物半导体元件，其中所述的元件源极和元件汲极皆为第二类型，且该元件源极与该元件闸极的一端相邻；该元件汲极与该元件闸极的另一端相邻。
前述的高功率金属氧化物半导体元件，其更包括一第二类型的埋藏层，介于该第二并与该半导体基材之间，该埋藏层包括高于该第二井的掺杂浓度，且该埋藏层大小以及位置被设计成防止在该第二井及该基极区域的接面处产生的空乏区延伸到该半导体基材，并防止该基极区域及该半导体基材间的电击穿。
前述的高功率金属氧化物半导体元件，其更包括至少一个绝缘结构位于该元件汲极与该元件闸极之间，其中该绝缘物质为在表面上形成的一场氧化层或是由表面向下延伸的一浅沟渠隔离结构。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种高功率金属氧化物半导体元件，包括一P型的半导体基材；至少一P型井，由该半导体基材表面向下延伸；一N型井，被一个该P型井侧向包围且被该半导体基材从下方包覆；一N型元件汲极，形成在该N型井内；一闸极结构，形成在该N型井之上，且包括一闸极电极形成于一闸极氧化层之上；一P型基极区域，形成在该N型井内，且与该P型井和该半导体基材互相隔开；一N型元件源极形成在该P型基极区域内，且一P+型接点形成在该基极区域内；以及一N+型埋藏层，介于该N型井与该半导体基材之间，该N+型埋藏层大小以及位置被设计成防止在该N型井及该P型基极区域的接面处产生的空乏区延伸到该半导体基材。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的高功率金属氧化物半导体元件，其中所述的元件源极与该P+型接点电性耦接。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，本发明提供了一种侧向双扩散金属氧化半导体元件，此为一个NPN结构，包含了第一类型的半导体基材，以及由半导体基材表面向下延伸的第一类型的第一井。第二类型的第二井下方被半导体基材包覆，且侧向被第一井所包围。元件汲极则形成在第二井内。第二井之上会形成一层介电质，介电质之上则形成一层导体当作元件闸极。一个第一类型的基极区域会形成于第二井内，且与第一井隔离一预定间隔。元件源极形成在基极区域内，而且与基极区域内的第一接点电性耦接，来确保寄生等效晶体管没有被开启。为了符合NPN结构，第一类型为P型，而第二类型则为N型。根据本发明的另一目的，将一N+型埋藏层形成在第二井与半导体基材之间会有利于防止或是至少限制住电击穿。本发明也提供了LDMOS的形成与偏压方式。
借由上述技术方案，本发明拥有独立偏压源极的侧向双扩散金属氧化半导体至少具有下列优点1、可以容许在基极区域中施加偏压，进而增加侧向双扩散金属氧化半导体的应用范围。
2、利用埋藏层来限制高功率金属氧化半导体元件上的垂直电极穿，借以增加元件稳定度及应用范围。
综上所述，本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的LDMOS元件结构具有增进的多项功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图1是一个传统的LDMOS。
图2是依照本发明的第一较佳实施例的LDMOS图。
图3是依照本发明的第二较佳实施例的一种加上RESURF结构的LDMOS图。
100LDMOS 102半导体基材104P型井 106N型井108场氧化层 110基极区域112闸极氧化层114闸极导电层116N+型源极 118P+型接点120N+型汲极 200LDMOS202半导体基材204P型井206N型井 208场氧化层210基极区域 212闸极氧化层214闸极导电层216N+型源极218P+型接点 220N+型汲极222N+型埋藏层300LDMOS302场氧化层具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的拥有独立偏压源极的侧向双扩散金属氧化半导体其具体实施方式
、结构、特征及其功效，详细说明如后。
请参阅图1所示，为一个传统的侧向双扩散金属氧化半导体(LDMOS)100。这个传统的LDMOS100在电路应用上可以有较低的导通状态电阻(包括在高压应用范围中)；但是，如果在电路布局上需要在源极和电性接地端之间插入一个电路负载，则该元件没有办法经得起这种考验。如图所示，LDMOS100的源极和汲极都在P型半导体基材102的相同主动面上。半导体基材102的主动面向下延伸出一个P型井104。N型井106则被包覆、隔离在半导体基材102跟P型井104之间。表面结构则更进一步被环状的场氧化层(FOXs)108所电性隔离。基极区域110为P型，并且被扩散到P型井104里的内部边界，也会轻微延伸到N型井106里面。闸极氧化层112跟闸极导电层114形成在部份的N型井106跟基极区域110之上，这是为了从基极区域110之内连接N型井106之内的通道长度。闸极导电层114为一典型的多晶硅。N+型源极116被扩散形成在基极区域110内，并且与闸极导电层114一边相邻。N+型源极116另外一边为P+型接点118，此接点被扩散形成为电性接点来与基极区域110连接。N+型汲极120被扩散形成在N型井106内，而且相邻于闸极导电层114的另外一边。在接下来的过程中，N+型源极116跟P+型接点118因为金属图案互相短路，不过图中并没有表现出来。在较佳实施例中，一个邻接接触为填满金属并用来耦合N+型源极116跟P+型接点118。因为N+型源极116可以被视为寄生双载子射极，所以当基极区域110与N+型源极116电短路时，可使寄生晶体管的基极驱动保持为零，如此一来可以确保寄生NPN晶体管不会动作。简单的说就是运用这个方法可以防止由N+型源极116当作双载子射极、基极区域110当作双载子基极以及N+型汲极116当作双载子集极形成的寄生侧向双载子晶体管。
这篇发明中的“+”为制程技术上掺杂较高浓度杂质的记号，例如P+型区域为P型区域，且有较高浓度的电洞；标明P+的区域跟P型的区域相比较会有较高的掺杂浓度。
N+型源极116跟P+型接点118短路，以连接至基极区域110；此外基极区域110跟P型井104相邻接触，P型井104又与半导体基材102相邻接触。换句话说，基极区域110在电性上没办法与半导体基材102互相分离，这样几乎不可能设计成使用源极负载或者非零源极偏压的电路。
本发明提出一个改良结构，可以用来在N+型源极116以及接地端间加入一个负载。
请参阅图2所示，为依照本发明第一较佳实施例的LDMOS200图。如图所示LDMOS200的源极和汲极都在相同的半导体基材202主动面上，该半导体基材202为P型。在半导体基材202的主动面上，向下延伸出一个P型井204。N型井206则被包围、隔离在半导体基材202跟P型井204之间。依照本发明的较佳实施例，N型井206侧向被P型井204所包围，底层则被半导体基材202所包覆。表面结构上则更进一步用环状场氧化层(FOXs)208来电性隔离。
P型基极区域210被扩散进入N型井206内，侧向与P型井204隔离一预定间隔。基极区域210可用自对准闸极以及植入一个或以上的场氧化物来形成。这样一来，基极区域210不管在物理上或者是电性上皆与半导体基材202互相分开，因此可以施加一个不同于半导体基材202的偏压。现在就可以在基极区域210跟电性接地的半导体基材202之间插入或施加一个电性负载。就本身而言，LDMOS200的N+型源极216可以独立于接地基材而被施加偏压。
闸极氧化层212跟闸极导电层214被建构在半导体基材202的主动层之上，是用来连接基极区域210内到N型井206之内的MOS通道长度。闸极导电层214为一典型的多晶硅并形成闸极电极。N+型源极216被扩散形成在基极区域210之中，并和闸极导电层214的一边相邻；P+型接点218则形成在N+型源极216的另外一边，与闸极导电层214相反。P+型接点218被扩散形成为电性接点来与基极区域210连接。N+型汲极220被扩散形成在N型井206之中，并且与闸极导电层214的另外一端相邻。N+型源极216与P+型接点218利用有图案的金属线互相连接短路(图中并没有表示出来)。依照本发明的较佳实施例，一个邻接接触为填满金属并用来耦合N+型源极216跟P+型接点218。传统上的方法会用来形成邻接接触。在这个实例里，可以让寄生NPN晶体管的基极驱动保持在零，因为把可视为寄生双载子射极的N+型源极216跟基极区域210之间电性短路；这样可确保寄生NPN晶体管可以不动作。现在可以防止由N+型源极216当作双载子射极、基极区域210当作双载子基极，和N+型汲极220当作双载子集极形成的寄生侧向双载子NPN晶体管动作。除非有特别说明，否则掺杂井或者其他杂质区域皆用常见的植入或扩散方法来形成。
本发明利用新的结构来排除一潜在危害。通常N型井206可接受的深度限制与管理是由整个制程的热预算所决定。除了该发明所指出的寄生侧向双载子晶体管这个问题外，还有一个潜在的问题，那就是由基极区域210到半导体基材202的垂直电击穿。在正常运作之下，基极区域210跟N型井206接面处会有逆向偏压产生。该空乏区会轻易的延伸到N型井206跟半导体基材202之间的接面处。这就是电击穿，这个现象会导致太多的电流流动，而像是引起闭锁，在这种情况之下无法使用正常机能手段来关闭电流。本发明利用在N型井206与半导体基材202之间随意插入一个N+型埋藏层222来防止这种情形。假如空乏区延伸到N+型埋藏层222时，需要累积由高掺杂N+型埋藏层222的高速补偿电流载子，而导致空乏区的延伸速度严重减低。所以空乏区无法再到达半导体基材202，因此可以防止或者限制电击穿。
请参阅图3所示，其绘示依照本发明第二较佳实施例，为一种加上RESURF结构的LDMOS300图。该LDMOS300除了在N+型汲极220跟闸极导电层214之间加入一个场氧化层(FOX)302图案之外，实质上跟LDMOS200完全一样。该场氧化层302的功用像是一个侧向的隔离板，用来在高压空乏宽度上提供一个额外距离空间。
已知的全部隔离物，像是局部区域或者场氧化物，都可以当作浅沟渠隔离(STI)。这些结构可以与其他制程技术融合，例如低电压混和模式制程、低电压逻辑，或者高电压制程。在各种的实例里，汲极可以形成多路扩散的现象，也就是说形成利用多路扩散操作模式。
上述的发明说明提供了许多不同实例以及不同特色的方法，也清楚的叙述特定的元件与制程来帮助清楚的了解本发明。该发明的范围也不会超过权利要求书的说明。
以上所述，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种高功率金属氧化物半导体元件，其特征在于其包括一第一类型的半导体基材；一第一类型的第一井，由该半导体基材表面向下延伸；一第二类型的第二井，被该第一井侧向包围且被该半导体基材从下方包覆；一元件汲极，形成在该第二井内；一闸极介电质，形成在该第二井之上，且一闸极电极形成于该闸极介电质之上，以作为一元件闸极；一第一类型的基极区域，形成在该第二井内，且与该第一井和该半导体基材互相隔开；以及一元件源极形成在该基极区域内，且电性耦接至一第一接点以连接该基极区域。
2.根据权利要求1所述的高功率金属氧化物半导体元件，其特征在于其中所述的第一类型为P型，该第二类型为N型，该第一接点为为P+型，该元件源极以及该元件汲极为N+型。
3.根据权利要求1所述的高功率金属氧化物半导体元件，其特征在于其中所述的闸极介电质是形成于该第二井以及该基极区域之上。
4.根据权利要求1所述的高功率金属氧化物半导体元件，其特征在于其中所述的基极区域以及该半导体基材具有不同的电性偏压，该半导体基材是被偏压于接地电压，该基极区域是被偏压于与该接地电压不同的一非零的电压。
5.根据权利要求1所述的高功率金属氧化物半导体元件，其特征在于其中所述的闸极介电质为氧化物，该闸极电极为多晶硅。
6.根据权利要求1所述的高功率金属氧化物半导体元件，其特征在于其中所述的元件源极和该元件汲极皆为第二类型，且该元件源极与该元件闸极的一端相邻；该元件汲极与该元件闸极的另一端相邻。
7.根据权利要求1所述的高功率金属氧化物半导体元件，其特征在于其更包括一第二类型的埋藏层，介于该第二井与该半导体基材之间，该埋藏层包括高于该第二井的掺杂浓度，且该埋藏层大小以及位置被设计成防止在该第二井及该基极区域的接面处产生的空乏区延伸到该半导体基材，并防止该基极区域及该半导体基材间的电击穿。
8.根据权利要求1所述的高功率金属氧化物半导体元件，其特征在于其更包括至少一个绝缘结构位于该元件汲极与该元件闸极之间，其中该绝缘物质为在表面上形成的一场氧化层或是由表面向下延伸的一浅沟渠隔离结构。
9.一种高功率金属氧化物半导体元件，其特征在于其包括一P型的半导体基材；至少一P型井，由该半导体基材表面向下延伸；一N型井，被一个该P型井侧向包围且被该半导体基材从下方包覆；一N型元件汲极，形成在该N型井内；一闸极结构，形成在该N型井之上，且包括一闸极电极形成于一闸极氧化层之上；一P型基极区域，形成在该N型井内，且与该P型井和该半导体基材互相隔开；一N型元件源极形成在该P型基极区域内，且一P+型接点形成在该基极区域内；以及一N+型埋藏层，介于该N型井与该半导体基材之间，该N+型埋藏层大小以及位置被设计成防止在该N型井及该P型基极区域的接面处产生的空乏区延伸到该半导体基材。
10.根据权利要求9所述的高功率金属氧化物半导体元件，其特征在于其中所述的元件源极与该P+型接点电性耦接。
全文摘要
本发明是有关于一种高功率金属氧化半导体元件，包括一P型基极区域，此P型基极区域具有N+型源极且在施以电负载时其偏压与P型基材不同。在一实施例中，使用NPN配置的LDMOS元件，而且其元件源极与基层接点耦接以防止产生NPN寄生元件。P型基极区域形成在N型井内，此N型井将基极区域与P形基材以及环绕的P型井隔开。高掺杂的N+型埋藏层隔开N型井与P型基材，以防止垂直电击穿。
文档编号H01L27/04GK1964071SQ200610099188
公开日2007年5月16日 申请日期2006年8月2日 优先权日2005年11月12日
发明者伍佑国, 陈富信, 蒋柏煜, 姜安民 申请人:台湾积体电路制造股份有限公司