专利名称：制造接触的系统和方法
技术领域：
本发明涉及集成电路及其针对半导体器件制造的处理。更具体地，本 发明提供了一种在集成电路上形成接触的方法和系统。仅作为实例，本发 明己应用于集成电路制造的退火工艺。但应认识到本发明具有更广范围的 适用性。
背景技术：
集成电路或"ic"已从制造在单片硅上的少数相互连接的器件发展到
数百万的器件。当前的ic提供了远超过最初所想象的性能和复杂性。为
了实现在复杂性和电路密度(即，能够封装在给定芯片面积上的器件数目)
上的改进，最小器件特征尺寸，也称为器件"几何形状"，随着每一代IC
而变得越来越小。现正制造特征小于四分之一微米宽的半导体器件。
增加电路密度不仅改善了 ic的复杂性和性能，而且还为消费者提供
了较低成本的部件。集成电路制造设备可花费数亿或甚至数十亿美元。每 一种制造设备将有某种晶片生产量，并且每一晶片在其上将有某一数量的 集成电路。因此，通过使集成电路的各个器件更小，可在每一晶片上制造 更多的器件，从而增加制造设备的产量。使器件更小是很有挑战性的，因
为用于IC制造的每一工艺都是有限度的。也就是说，给定工艺通常只作
用到某一特征尺寸，然后就需要改变工艺或者器件布局。这种局限性的一 个实例是以经济而高效的方式制造集成电路的化学干蚀刻工艺。
集成电路的制造包括各种工艺。例如，其中，所述工艺包括晶片生长、 光刻法、掺杂、氧化、沉积、蚀刻去除、接触沉积和外延生长。
各种工艺之一是为某些类型的集成电路如DRAM单元形成电接触。 根据传统技术，电接触通过耦合钨材料和电介质材料来形成。通常，需要 接触结构上稳定且低电阻。朝着这个目标已经开发了各种传统技术。遗憾的是，传统技术通常是不够的。
因而，需要用于形成接触的改善的系统和方法。
发明内容
本发明涉及用于半导体器件制造的集成电路及其处理。更具体地，本 发明提供了在集成电路上形成接触的方法和系统。仅作为实例，本发明已 应用于集成电路制造的退火工艺。但应认识到本发明具有更广范围的适用 性。
根据一个实施例，本发明提供了一种制造集成电路的方法。所述方法 包括提供半导体基片的步骤。所述方法还包括在半导体基片上限定多个接 触区的步骤。所述方法还包括在多个接触区上形成多个电介质结构的步 骤。另外，所述方法包括在半导体基片上形成多个开口的步骤。例如，每 一个开口以至少深度、宽度和高宽比为特征。此外，所述方法包括使用第 一类型的材料在开口内执行沉积的步骤，所述第一类型的材料包括钛材 料。所述方法还包括在预定条件执行退火的步骤，所述预定条件包括预定 范围的温度和预定范围的氧浓度。例如，氧浓度的预定范围大约是在百万分之141到百万分之1000之间。另外，所述方法包括通过把钨材料填充 到多个开口中来形成金属接触的步骤。例如，所述金属接触与低电阻值有 关。
根据另一个实施例，本发明提供了一种制造集成电路的方法。所述方 法包括提供半导体基片的步骤。所述方法还包括在半导体基片上限定多个 接触区的步骤。另外，所述方法包括在多个接触区上形成多个电介质结构 的步骤。所述方法还包括在半导体基片上形成多个开口的步骤。每一个开 口以至少深度、宽度和高宽比为特征。另外，所述方法包括使用第一类型 的材料(例如钛材料)在开口内执行沉积的步骤。所述方法还包括在第一 类型的材料上形成具有一厚度的氧化层的步骤。此外，所述方法包括通过 把钨材料填充到多个开口中来形成金属接触的步骤。其中，所述金属接触与低电阻值有关。
根据另一个实施例，本发明提供了一种制造集成电路的方法。所述方 法包括提供部分处理的半导体基片的步骤。所述部分处理的半导体基片包 括设置于电介质结构内的至少一个开口。所述方法还包括使用第一类型的 材料在至少一个开口内形成沉积层的步骤，所述第一类型的材料包括钛材 料。所述方法还包括在预定条件执行退火的步骤，所述预定条件包括预定 范围的温度和预定范围的氧浓度。例如，氧浓度的预定范围大约是在百万
分之141到百万分之1000之间。此外，所述方法包括通过把钨材料填充 到多个开口中来形成金属接触的步骤。例如，所述金属接触与低电阻值有 关。
通过本发明实现了优于传统技术的许多益处。例如，本技术提供了使 用依靠传统技术的工艺的便易。在一些实施例中，本发明提供了形成具有 高性能和低电阻的接触的改进方法。另外，所述方法提供了与传统工艺技 术兼容而不需要对传统设备和工艺进行实质性修改的工艺。取决于实施 例，可实现一个或多个这些益处。这些及其它益处将在整个说明书中、并 且更具体地将在以下描述。
本发明的各种附加的目的、特征及优点可参考以下的详细描述及附图 而得到更完全地理解。
图1是形成金属接触的传统电介质结构的简化示图。
图2是理想的传统金属接触结构的简化示图。
图3是图解说明形成金属接触的传统电介质结构的简化示图。
图4是传统金属接触结构的简化示图。
图5是图解说明根据本发明一个实施例的形成接触结构的方法的简 化流程图。
图6是图解说明使用传统技术所形成的接触开口结构的简化示图。
图7是图解说明根据本发明的一个实施例所形成的接触开口结构的 简化示图。
图8是图解说明根据本发明的一个实施例的接触结构的横截面扫描 的示图。
图9是图解说明使用传统技术所形成的接触结构的横截面扫描的示图。
具体实施例方式
本发明涉及集成电路及其针对半导体器件制造的处理。更具体地，本 发明提供了一种在集成电路上形成接触的方法和系统。仅作为实例，本发 明已应用于集成电路制造的退火工艺。但应认识到本发明具有更广范围的 适用性。
如上所述，在半导体基片上形成电接触通常是集成电路制造的重要方 面。通常，半导体基片的各种结构需要电接触以电耦合到其它器件并执行 其指定功能。为了获得较好的性能和可靠性，通常需要有低电阻值并与基 片牢固接合的电接触。随着集成电路变小，满足这些目标越来越困难。
过去，已经开发了形成电接触的传统技术。例如，"钨插塞"结构已 在许多应用中实施。遗憾的是，随着集成电路日益减小，钨插塞类型的结 构已变得难以实现。其中，使用钨插塞结构己难于制造具有高性能和低电 阻的接触。
图1是形成金属接触的传统电介质结构的简化示图。该示图只是实 例，其不应过度限制权利要求的范围。本领域普通技术人员将认识到许多 变化、选择及修改。
如图1所示，金属接触结构100包括电介质结构和/或电介质层，其 提供了用于形成接触的开口 150。提供金属沉积层106以覆盖开口 150。 例如，金属沉积层106包括钛和/或氮化钛材料。通常，通过在开口上沉积 钛和/或氮化钛材料并在大约45(TC-600。C进行退火来形成层106。 一旦层
106经沉积并退火，传导材料(例如金属材料)可填充于开口 150中以形 成接触。
图2是理想的传统金属接触结构的简化示图。该示图只是实例，其不 应过度限制权利要求的范围。本领域普通技术人员将认识到许多变化、选 择及修改。
如图2所示，接触结构200包括电介质结构和/或电介质层。作为实 例，电介质结构形成于半导体基片上。接触结构200包括开口。金属沉积 的层203 (如钛和/或氮化钛)形成于开口上。钩材料填充于开口中以形成 接触部分201。接触部分201和电介质由层203分开。在理想的情况下， 因为在钨材料和层203之间没有杂质，钨材料与层203形成完美的接触。
如图2所示的接触结构200己广泛用于许多应用，并且这种结构提供 了各种性能优点。其中，用来形成接触区201的钩材料通常提供低电阻值 和阶梯覆盖。提供层203以便在钨材料和基于硅的结构之间可形成较好的 接合。在某些应用中，层203可用作回蚀刻层、抗反射层等。
遗憾的是，如上所述的理想钨接触在现实生活中难以获得。其中，杂 质经常在层203上和/或层203内形成，这通常导致不良接触的形成。
图3是图解说明形成金属接触的传统电介质结构的简化示图。该示图 只是实例，其不应过度限制权利要求的范围。本领域普通技术人员将认识 到许多变化、选择及修改。
在图3中，接触结构300形成于半导体基片材料上。所述接触结构 300包括电介质结构301，所述电介质结构301提供了开口 302。开口 302 由层303覆盖。作为实例，层303包括沉积在接触结构300的开口区域中 的钛和/或氮化钛材料。根据传统技术，层303在一组条件下退火。例如， 氧浓度大约是百万分之0到30，且退火温度大约是450°C- 600°C 。
如从图3所示，接触结构300不同于示于图1的理想结构100。接触 结构300包括杂质和/或坏点。例如，接触结构300包括在层303上的点 304。在金属接触形成过程中，点304可导致不良接触形成及高接触电阻。
图4是传统金属接触结构的简化示图。如从图4所见，接触结构400 包括钩接触部分402，所述钨接触部分402接合到层405。在接触部分402 内，有各种点和洞。例如，点403和洞404是不希望的，且妨碍了接触结 构400的性能。其中，这些点和洞经常导致不良的接触接合以及不不希望 的高电阻。不希望的点和洞通常由对层405执行的不良退火工艺所引起。
因此，应当理解本发明的各种实施例生产出与传统接触结构相比具有 好得多的性能特征的接触结构。
图5是图解说明根据本发明的一个实施例的形成接触结构的方法的 简化流程图。该图只是实例，其不应过度限制权利要求的范围。本领域普 通技术人员将认识到许多变化、选择及修改。例如，可增加、去除、重复、 取代、重排、交迭以及/或者部分交迭各个步骤。
在步骤501，提供了半导体基片。通常，所述半导体基片实质上包括 纯硅材料。
在步骤502,限定了在半导体基片上的多个接触区。例如，针对特定 应用根据特定标线图案(reticle pattern)来限定接触区。
在步骤503，多个电介质结构在多个接触区上形成。作为实例，根据 特定设计形成电介质结构。在某些实施例中，电介质结构的各层堆积。
在步骤504，多个开口形成于半导体基片上。根据一特定实施例，每 一个开口以至少深度、宽度和高宽比来表征。开口可以各种方式形成。例 如，开口通过蚀刻工艺形成。取决于特定应用，开口可以是以l: 10或更 大的高宽比为特征的深沟槽。
在步骤505，使用第一类型的材料在开口内形成沉积。在一特定实施 例中，第一类型的材料包括钛材料和/或氮化钛材料。取决于应用，其它材 料可被沉积在开口内。例如，硅化钛沉积可在开口内形成。在一实施例中， 首先沉积一层钛，然后在钛层顶部上形成一层氮化钛。例如，钛层和氮化 钛层都大约是250埃到300埃的厚度。
在步骤506，根据预定的条件执行退火。根据某些实施例，预定的条
件包括预定范围的温度和预定范围的氧浓度。氧浓度的预定范围大约是在
百万分之141到百万分之1000之间。在某些特定实施例中，氧浓度大约 是百万分之150。根据各个实施例，温度大约是在550°C。取决于应用， 温度范围可以是从50(TC到60(TC。通常，执行退火工艺持续30分钟。根 据应用，相应地调整执行退火的时间。也有其它的条件。
在步骤507，把金属材料填充到多个开口中以形成金属接触。根据实 施例，金属材料是钩，且以低电阻值为特征。相应地，低电阻值允许高性 能。应当理解较好的性能和低电阻是可能的，这主要由于根据本发明的方 法。本发明的优点在以下说明。
图6是图解说明使用传统技术所形成的接触开口结构的简化示图。该 示图只是实例，其不应过度限制权利要求的范围。本领域普通技术人员将 认识到许多变化、选择及修改。
如图6所示，接触结构600包括钛层602和氮化钛层601。钛层602 设置在硅材料的顶部上。在长的热处理过程中氮化钛层601通常不能防止 硅材料扩散到层601中。结果，当开口以钨填充以形成接触时，形成点和 /或洞。
相比而言，本发明的实施例尤其通过减少和/或消除硅扩散而形成较 好的接触。图7是图解说明根据本发明的一个实施例所形成的接触开口结 构的简化示图。该示图只是实例，其不应过度限制权利要求的范围。本领 域普通技术人员将认识到许多变化、选择及修改。
根据本发明的特定实施例所形成的接触结构700包括覆盖硅和/或电 介质结构的钛层702。所述结构700又包括覆盖钛层702的氮化钛层701。 在热退火工艺中，与根据传统技术的小于百万分之三十相比，层702与以 大约百万分之150的氧接触。结果，在氮化钛层701形成氧化。例如，在 层701的氧化防止硅通过层701扩散。当钨或其它金属材料填充到开口 703 中时，实现高性能和低电阻接触。
图8是图解说明根据本发明的一个实施例的接触结构的横截面扫描
的示图。该示图只是实例，其不应过度限制权利要求的范围。本领域普通 技术人员将认识到许多变化、选择及修改。作为实例，使用扫描电子显微 镜在根据本发明的一个实施例所形成的接触结构上获得横截面扫描。如所 述扫描所示，钨接触801有限定很好的形状，且未包括太多故障点。
相比而言，使用传统技术所形成的接触经常受故障点干扰。图9是图 解说明使用传统技术所形成的接触结构的横截面扫描的示图。如在所述扫 描中所示，由传统技术所形成的接触901包括故障点(例如扫描中的白点)， 这些故障点妨碍了接触的性能。
根据一个实施例，本发明提供了一种制造集成电路的方法。所述方法 包括提供半导体基片的步骤。所述方法还包括在半导体基片上限定多个接 触区的步骤。所述方法还包括在多个接触区上形成多个电介质结构的步 骤。另外，所述方法包括在半导体基片上形成多个开口的步骤。例如，每 一个开口以至少深度、宽度和高宽比为特征。此外，所述方法包括使用第 一类型的材料在开口内执行沉积的步骤，所述第一类型的材料包括钛材 料。所述方法还包括在预定条件执行退火的步骤，所述预定条件包括预定 范围的温度和预定范围的氧浓度。例如，氧浓度的预定范围大约是百万分 之141到百万分之1000之间。另外，所述方法包括通过把钨材料填充到 多个开口中来形成金属接触的步骤。例如，金属接触与低电阻值相关。例 如，所述方法可根据图5来图解说明。
根据另一个实施例，本发明提供了一种制造集成电路的方法。所述方 法包括提供半导体基片的步骤。所述方法还包括在半导体基片上限定多个 接触区的步骤。另外，所述方法包括在多个接触区上形成多个电介质结构 的步骤。所述方法还包括在半导体基片上形成多个开口的步骤。每一个开 口以至少深度、宽度和高宽比为特征。另外，所述方法包括使用第一类型 的材料(例如钛材料)在开口内执行沉积的步骤。所述方法还包括在第一 类型的材料上形成具有一厚度的氧化层的步骤。此外，所述方法包括通过 把钨材料填充到多个开口中来形成金属接触的步骤。其中，金属接触与低
电阻值相关。例如，所述方法可根据图5来图解说明。
根据另一个实施例，本发明提供了一种制造集成电路的方法。所述方 法包括提供部分处理的半导体基片的步骤。所述部分处理的半导体基片包 括设置于电介质结构内的至少一个开口。所述方法还包括使用第一类型的 材料在至少一个开口内形成沉积层的步骤，所述第一类型的材料包括钛材 料。所述方法还包括在预定条件执行退火的步骤，所述预定条件包括预定 范围的温度和预定范围的氧浓度。例如，氧浓度的预定范围大约是百万分
之141到百万分之1000之间。此外，所述方法包括通过把钨材料填充到
多个开口中来形成金属接触的步骤。例如，金属接触与低电阻值有关。例
如，所述方法可根据图5来图解说明。
通过本发明实现了优于传统技术的许多益处。例如，本技术提供了使 用依靠传统技术的工艺的便易。在一些实施例中，本发明提供了形成具有 高性能和低电阻的接触的改进方法。另外，所述方法提供了与传统工艺技 术兼容而不需要对传统设备和工艺进行实质性修改的工艺。取决于实施 例，可实现一个或多个这些益处。这些及其它益处将在整个说明书中、并 且更具体地将在以下描述。
应当理解在此所述的实例和实施例只是为了说明的目的，并且根据其 的各种修改或改变将由本领域技术人员想到，并且应包括在本申请的精神 和范围内以及所附权利要求的范围内。
权利要求
1.一种制造集成电路的方法，包括提供半导体基片；在所述半导体基片上限定多个接触区；在所述多个接触区上形成多个电介质结构；在所述半导体基片上形成多个开口，每一个所述开口以至少深度、宽度和高宽比为特征；使用第一类型的材料在所述开口内执行沉积，所述第一类型的材料包括钛材料；在预定条件执行退火，所述预定条件包括预定范围的温度和预定范围的氧浓度，所述氧浓度的预定范围大约是在百万分之141到百万分之1000之间；以及通过把钨材料填充到所述多个开口中来形成金属接触，所述金属接触与低电阻值有关。
2.权利要求1的方法，还包括使用所述第一类型的材料形成沉积层
3.权利要求2的方法，其中所述沉积层包括回蚀刻层。
4.权利要求2的方法，其中所述沉积层包括抗反射层。
5.权利要求1的方法，其中执行退火大约30分钟。
6.权利要求1的方法，其中所述集成电路包括DRAM单元。
7.权利要求1的方法，其中所述第 一类型的材料包括氮化钛材料。
8.权利要求1的方法，其中所述第一类型的材料包括硅化钛材料。
9.权利要求1的方法，其中温度的预定范围在600'C以下。
10. 权利要求的方法，其中温度的预定范围在500'C到600°C。
11.权利要求]L的方法，其中所述执行沉积包括形成回蚀刻层。
12. 权利要求][的方法，其中所述执行沉积包括形成抗反射层。
13.权利要求]L的方法，其中所述执行沉积包括形成粘着层。
14.权利要求]L的方法，其中所述金属接触包括钨插塞。
15. —种制造集成电路的方法，包括:提供半导体基片；在所述半导体基片上限定多个接触区； 在所述多个接触区上形成多个电介质结构；在所述半导体基片上形成多个开口，每一个所述开口以至少深度、宽 度和高宽比为特征；使用第一类型的材料在所述开口内执行沉积，所述第一类型的材料包 括钛材料；在所述第一类型的材料上形成具有一厚度的氧化层；以及 通过把钨材料填充到所述多个开口中来形成金属接触，所述金属接触 与低电阻值有关。
16. —种制造集成电路的方法，包括 提供部分处理的半导体基片，所述部分处理的半导体基片包括设置于电介质结构内的至少一个开口 ；使用第一类型的材料在所述至少一个开口内形成沉积层，所述第一类 型的材料包括钛材料；在预定条件执行退火，所述预定条件包括预定范围的温度和预定范围 的氧浓度，所述氧浓度的预定范围大约是在百万分之141到百万分之1000 之间；以及通过把钨材料填充到所述多个开口中来形成金属接触，所述金属接触 与低电阻值有关。
17. 权利要求16的方法，其中所述第一类型的材料还包括氮化钛。
18. 权利要求16的方法，其中所述沉积层与所述电介质结构形成欧姆接 触。
全文摘要
一种制造接触的系统和方法。根据一个实施例，本发明提供了一种制造集成电路的方法。所述方法包括提供半导体基片的步骤。所述方法还包括在半导体基片上限定多个接触区的步骤。所述方法还包括在多个接触区上形成多个电介质结构的步骤。另外，所述方法包括在半导体基片上形成多个开口的步骤。例如，每一个开口以至少深度、宽度和高宽比为特征。此外，所述方法包括使用第一类型的材料在开口内执行沉积的步骤，所述第一类型的材料包括钛材料。所述方法还包括在预定条件执行退火的步骤。
文档编号H01L21/70GK101197321SQ200610119379
公开日2008年6月11日 申请日期2006年12月5日 优先权日2006年12月5日
发明者范建国, 涛 韩 申请人:中芯国际集成电路制造(上海)有限公司