专利名称：半导体存储器的电容器结构及其制备方法
技术领域：
本发明涉及一种半导体存储器的电容器结构及其制备方法，特别是涉及 一种可应用于高集成度制造工艺的电容器结构及其制备方法。
背景技术：
动态随机存取存储器的存储单元由金属氧化物场效应晶体管(metal oxide semiconductor field effect transistor, MOSFET)与电容器构成，其中该晶 体管的源极电连接到该电容器的下电极。电容器可分为堆叠式和深沟槽式两 种型态。堆叠式电容器直接在硅基板表面形成电容器，而深沟槽式电容器则 是在硅基板内部形成电容器。图1和图2展示现有堆叠式电容器22的制备方法，美国专利US 5,895,250揭示了该方法。该堆叠式电容器22的制备方法主要是在基板10 上先形成冠状(semicrown-shaped)下电极20'，在该冠状下电极20'之上再形成 介电层24,其中该冠状下电极20'是中空壳体。之后，在该介电层24上形成 上电极26而完成该堆叠式电容器22。动态随机存取存储器的集成度随着半 导体工艺技术的不断创新而快速地增加，而为了达到高集成度的目的，电容 器的横向尺寸必须予以缩+，其导致电容器的表面积降低(即电容值降低)。为了维持电容器的电容值(正比于其电极板表面积)，甚至提高电容器的 电容值，研究人员通过增加电容器的高度且缩小横向尺寸以增加电容器的表 面积，即通过增加电容器的深宽比(aspect ratio)以因此达到高集成度而缩小电 容器的橫向尺寸。仅通过增加电容器的深宽比而达到高集成度的目的面临了 一个工艺上的难题，即中空的冠状下电极20'(参考图l)在制备过程中因无足 够的机械强度支撑而易于倾斜，甚至倒塌。为了避免前述机械支撑力不足的缺点，D.H.Kim等人于2004年揭示一 种机械强化的储存节点的制备方法(参考"A mechanically enhanced storage node for virtually unlimited height (MESH) capacitor aiming at sub 70nm DRAMs", IEDM,04，p69-72)。 D.H.Kim等人揭示的制备方法是通过氮化硅构 成的网状结构而增强该圓柱状电容器的机械支撑力。 发明内容本发明的主要目的是提供一种半导体存储器的电容器结构及其制备方 法，其通过连接多个柱体的支撑环而增强该多个柱体的机械支撑力，因而可 避免该多个柱体在该电容器结构的制备过程中倾斜或倒塌，故适合应用于高 集成度的半导体制造工艺。为达到上述目的，本发明的电容器结构包括多个柱体和设置在该多个柱 体之间且连接该多个柱体的局部外壁的支撑环。该柱体可为中空圓柱体，该 支撑环可"&置在该柱体的上部。该电容器结构可包括多个支撑环和隔离该多 个支撑环的硬屏蔽。该支撑环与该硬屏蔽由不同材料构成，例如该支撑环的 材料可为三氧化二铝或氮化硅，而该硬屏蔽的材料可为氧化硅或多晶硅。该 电容器结构包括设置在该中空圆柱体内的第 一 电极、设置该第 一 电极表面的 介电层和设置在该介电层表面的第二电极。根据上述目的，本发明提出一种电容器结构的制备方法，首先在堆叠结 构中形成多个实心柱体，该实心柱体的上端高于该堆叠结构的上端。之后， 在该堆叠结构上形成具有多个第一开口的硬屏蔽，该第一开口曝露该堆叠结 构的局部区域与该实心柱体的局部侧壁。其次，在该硬屏蔽的第一开口内形 成支撑环，该支撑环连接该多个实心柱体的局部侧壁。形成支撑环在该硬屏 蔽的第一开口内的方法包括形成覆盖该堆叠结构、该实心柱体和该硬屏蔽的 支撑层，并且进行各向异性蚀刻工艺以局部去除该支撑层，而保留在该第一 开口内的支撑层则形成该支撑环。形成具有多个第一开口的硬屏蔽在该堆叠结构上的方法包括在该堆叠 结构与该实心柱体之上形成屏蔽层，再进行各向异性蚀刻工艺以局部去除该 堆叠结构上的屏蔽层而形成曝露该堆叠结构的第二开口。之后，进行各向同 性蚀刻工艺以局部去除该堆叠结构上的屏蔽层，即扩大该第二开口直到该实 心柱体的侧壁而形成该石更屏蔽。现有技术中空冠状下电极在制备过程中因无足够机械强度支撑而易于 倾斜，甚至于倒塌。相对地，本发明的电容器结构具有设在该多个柱体之间 且连接该多个柱体的局部外壁的支撑环，该多个柱体通过该支撑环相互连接 而彼此支撑，因而具有足够的机械强度支撑，不会在后续工艺中倾斜或倒塌。
图1和图2展示现有的堆叠式电容器的制备方法；图3至图12展示本发明第一实施例的半导体存储器的电容器结构的制 备方法；图13至图18展示本发明第二实施例的半导体存储器的电容器结构的制 备方法；和图19至图26展示本发明第三实施例的半导体存储器的电容器结构的制 备方法。简单符号说明10基板20'冠状下电极22堆叠式电容器24介电层26上电极30圓形开口32氮化钛层34钌金属层38介电层40实心柱体42第一屏蔽层42'硬屏蔽44开口44'开口46支撑层50支撑环52中空圓柱体54介电层56钌金属层58氮化钛层60电容器62介电层64下电极64'下电极66上电极66'上电极70电容器结构7272'第二屏蔽层74开口76支撑环80电容器结构90堆叠结构92多晶娃层94氧化硅层96多晶娃层98屏蔽层100电容器结构102介电层104接触插塞120堆叠结构122氮化硅层124 氧化硅层 126 氧化珪层128 氮化硅层具体实施方式
图3至图12展示本发明第一实施例的半导体存储器的电容器结构100 的制备方法，其中图3(a)和图3(b)是图3分别沿A-A及B-B剖面线的剖示图 (图4至图12也相同)。首先，在内含接触插塞104的介电层102上形成堆叠 结构120，再利用光刻和蚀刻工艺在该堆叠结构120中形成多个圆形开口 30, 该圆形开口 30曝露该接触插塞104。该堆叠结构120包括氮化硅层122、设 置在该氮化硅层122上的氧化硅层124、设置在该氧化硅层124上的氧化硅 层126和设置在该氧化硅层126上的氮化硅层128。该氧化硅层124的材料 可为硼磷硅酸盐玻璃(borophosphosilicate glass, BPSG)，而该氧化硅层126 的材料可为四乙基正硅酸盐(tetmethyl orthosilicate， TEOS)。参考图4、图4(a)和图4(b)，利用包括磷酸的蚀刻液进行各向同性湿蚀 刻工艺以局部去除该圓形开口 30内壁的氮化硅层128和氮化硅层122，并利 用包括氢氟酸的蚀刻液进行另一各向同性湿蚀刻工艺以局部去除该圆形开 口 30内壁的氧化硅层126、氧化硅层124和介电层102。如此，即可扩大该 圆形开口 30的直径，即增加该接触插塞104和该圆形开口 30内壁的啄露面 积，以降低该接触插塞104的接触阻值并加大电容的面积。参考图5、图5(a)和图5(b)，进行沉积工艺(例如原子层沉积工艺)在该 圓形开口 30的内壁与该氮化硅层128的表面上形成氮化钛层32和钌金属层 34，再进行另一沉积工艺以形成填满该圓形开口 30的介电层38。之后，进 行平坦化工艺(例如化学机械抛光工艺)以局部去除该氮化硅层128表面的氮 化钛层32、钌金属层34和介电层38。如此，该圆形开口 30内的氮化钛层 32、钌金属层34和介电层38即形成实心柱体40。参考图6、图6(a)和图6(b),利用包括磷酸的蚀刻液进行湿蚀刻工艺以 去除该氧化硅层126表面的氮化硅层128，即局部去除该堆叠结构120的预 定部分，使得该氮化钛层32、该钌金属层34和该介电层38构成的实心柱体 40的上端高于该堆叠结构120的上端。之后，利用沉积工艺在该堆叠结构 120的表面(即该氧化硅层126的表面)与该实心柱体40的表面上形成屏蔽层 42。该屏蔽层42的材料可为氧化硅或多晶硅。换而言之，图6(b)所示的两个实心柱体40的间距大于图6(a)所示的两个实心柱体40的间距，即该实心 柱体40的间距不相同，使得图6(b)所示的屏蔽层42的高度并不均匀，但图 6(a)所示的屏蔽层42则具有均匀的高度。参考图7、图7(a)和图7(b)，进行各向异性干蚀刻工艺，局部去除该堆 叠结构120表面与该实心柱体40表面的屏蔽层42。图6(a)所示的屏蔽层42 具有均匀的高度，因而该各向异性千蚀刻工艺仅减少该屏蔽层42的高度， 如图7(a)所示。相对地，图6(b)所示的屏蔽层42的高度并不均匀，因此该各 向异性干蚀刻工艺可局部去除两个实心柱体40之间的堆叠结构120表面的屏蔽层42，而在两个实心柱体40之间形成曝露该堆叠结构120的开口 44, 如图7(b)所示。参考图8、图8(a)和图8(b)，进行各向同性湿蚀刻工艺以局部去除该屏 蔽层42。图7(b)所示的两个实心柱体40之间具有曝露该堆叠结构120的开 口 44，因此该湿蚀刻工艺的蚀刻液可经由该开口 44去除两个实心柱体40 之间的堆叠结构120表面的屏蔽层42,因而扩大该开口 44的尺寸直到该实 心柱体40的侧壁暴露，如此即在该堆叠结构120上形成具有多个开口 44' 的硬屏蔽42'。具体地讲，该开口 44'曝露该堆叠结构120的局部区域与该实 心柱体40的局部侧壁。若该屏蔽层42的材料为多晶硅，则该各向同性湿蚀 刻工艺可采用氩氧化钾溶液为蚀刻液，在80。C的温度下进行。若屏蔽层42 的材料为氧化硅，则各向同性湿蚀刻工艺可采用稀释氢氟酸溶液为蚀刻液。参考图9、图9(a)和图9(b),利用沉积工艺形成覆盖该堆叠结构120、该 实心柱体40和该硬屏蔽42'的支撑层46,其材料可为氮化硅或三氧化二铝。 之后，进行各向异性蚀刻工艺以局部去除该支撑层46,而保留在该开口 44' 内的支撑层46则形成多个彼此不相连的支撑环50，如图10、图10(a)和图 10(b)所示。具体地讲，各支撑环50连接多个实心柱体40的局部侧壁，该多 个支撑环50由该实心柱体40之间的硬屏蔽42'予以隔离而彼此不相连接。参考图1、图ll(a)和图ll(b)，进行湿蚀刻工艺以去除该硬屏蔽42'、 该氣化硅层126、该氧化硅层124和该介电层38以形成多个包括该钌金属层 34和该氮化钛层32的中空圓柱体52。该多个支撑环50设置在该多个中空 圓柱体52之间，且各支撑环50连接该多个(4个)相邻的中空柱体52的局部 外壁。具体地讲，该支撑环50设置在该中空圓柱体52的上部。参考图12、图12(a)和图12(b),利用沉积工艺(例如原子层沉积工艺)形
成由高介电常数材料构成的介电层54在该中空圓柱体52的表面上、钌金属 层56在该介电层54的表面上以及氮化钛层58在该钌金属层56的表面上， 而该介电层54的材料可为三氧化二铝(八1203)、 二氧化铪(Hf02)、 二氧化钛 (Ti02)、 二氧化锆(Zr02)、钛酸钡(BaTi03)、钛酸锶(SrTi03)或钛酸锶钡 (BaSrTi03)。具体地讲，该介电层54覆盖该中空圆柱体52的内壁与外壁和 该支撑环50。该氮化钛层32和该钌金属层34构成下电极64,而该氮化钛 层58和该钌金属层56则构成上电极66,且该下电极64、该介电层54和该 上电极66构成电容器60。之后，利用旋转涂布工艺或沉积工艺形成覆盖该 电容器60的介电层62以完成该电容器结构100。图13至图18展示本发明第二实施例的半导体存储器的电容器结构70 的制备方法，其中图13(a)和图13(b)为图13分别沿A-A和B-B剖面线的剖 示图(图14至图18也相同)。首先，进行图3至图7的制造工艺，再进行物 理气相沉积工艺以在该屏蔽层42与该堆叠结构120的表面上形成金属层72。 该金属层72的材料可为氮化钛、钛或铝。由于图7(b)所示的屏蔽层42的高 度并不均匀(即具有阶梯形状)，且物理气相沉积工艺的阶梯覆盖性(step coverage)不佳，因而该金属层72在该实心柱体40上方的厚度大于在该堆叠 结构120表面的厚度。参考图14、图14(a)和图14(b),进行各向异性干蚀刻工艺，局部去除该 金属层72以在该屏蔽层42上形成具有开口 74的屏蔽层72',其中该干蚀刻 工艺使用的蚀刻气体可为四氟化碳、氯气或氯气和三氟曱烷。图13(a)所示 的金属层72具有均匀的高度，因而该各向异性干蚀刻工艺仅减少该金属层 72的高度，如图14(a)所示。相对地，图13(b)所示的金属层72的高度并不 均匀(具有阶梯形状)，因此该各向异性干蚀刻工艺可去除两个实心柱体40之 间的堆叠结构120表面的金属层72，而保留在该实心柱体40上方的金属层 72则形成该屏蔽层72'，且该屏蔽层72'内的开口 74曝露该堆叠结构120的 局部区域，如图14(b)所示，具体地讲，该屏蔽层72'的开口 74也曝露该屏 蔽层42的局部区域。参考图15、图15(a)和图15(b)，进行各向同性湿蚀刻工艺以局部去除该 屏蔽层42以在该堆叠结构120上形成具有多个开口 44'的硬屏蔽42'。图14(b) 所示的两个实心柱体40之间的屏蔽层72'具有曝露该堆叠结构120的开口 74，因此该湿蚀刻工艺的蚀刻液可经由该开口 74去除两个实心柱体40之间
的堆叠结构120表面的屏蔽层42，扩大该屏蔽层42内的开口 44的尺寸直到 该实心柱体40的侧壁而形成该硬屏蔽42'。具体地讲，该开口 44'曝露该堆 叠结构120的局部区域与该实心柱体40的局部侧壁。参考图16、图16(a)和图16(b)，利用包括硝酸铈铵和醋酸的蚀刻液进行 湿蚀刻工艺以完全去除该屏蔽层72',并局部去除该堆叠结构120上的氮化 钛层32。之后，进行图9和图IO所示的工艺以在该开口 44'内形成多个支撑 环76，如图17、图17(a)和图17(b)所示。其次，进行图11和图12所示的工 艺以完成该电容器结构70,如图18、图18(a)和图18(b)所示。该氮化钛层 32和该钌金属层34作为下电极64'、该钌金属层56和该氮化钛层58则作为 上电4及66',且该下电才及64'、该介电层54和该上电才及66'构成电容器60'。图19至图26展示本发明第三实施例的半导体存储器的电容器结构80 的制备方法，其中图19(a)和图19(b)为图19分别沿A-A和B-B剖面线的剖 示图(图20至图26也相同>。首先，在内含"l妾触插塞104的介电层102上形 成堆叠结构90,再利用光刻和蚀刻工艺在该堆叠结构90中形成多个圆形开 口 30,其中该圆形开口 30曝露该接触插塞104。该堆叠结构90包括氮化硅 层122、设置在该氮化硅层122上的氧化硅层124、设置在该氧化硅层124 上的氧化硅层126、设置在该氧化硅层126上的多晶硅层92、设置在该多晶 硅层92上的氧化硅层94、设置在该氧化硅层94上的氮化硅层128和设置在 该氮化硅层128上的多晶硅层96。参考图20、图20(a)和图20(b),利用包括氬氧化钾的蚀刻液进行各向同 性蚀刻工艺以局部去除该圓形开口 30内壁的多晶硅层92和多晶硅层96,并 利用包括磷酸的蚀刻液进行各向同性性湿蚀刻工艺以局部去除该圓形开口 30内壁的氮化硅层128和氛化硅层122，再利用包括氢氟酸的蚀刻液进行另 一各向同性湿蚀刻工艺以局部去除该圓形开口 30内壁的氧化硅层94、氧化 硅层126、氧化硅层124和介电层102。如此，即可扩大该圓形开口 30的尺 寸，即增加该接触插塞104和该圓形开口 30内壁的曝露面积，以降低该接 触插塞104的接触阻值并加大电容的面积。参考图21、图21(a)和图21(b)，利用沉积工艺(例如原子层沉积工艺)在 该圓形开口 30的内壁与该多晶硅层96的表面上形成氮化钛层32和钌金属 层34，再利用另一沉积工艺形成填满该圆形开口 30的介电层38。之后，进 行平坦化工艺(例如化学机械抛光工艺)去除该钌金属层34表面的介电层38。
具体地讲，该圆形开口 30内的氮化钬层32、钌金属层34和介电层38形成 实心片主体40。
参考图22、图22(a)和图22(b)，进行各向异性干蚀刻工艺以局部去除该 介电层38，再使用包括硝酸铈铵的蚀刻液进行各向同性湿蚀刻工艺以局部去 除该氮化钛层32和该钌金属层34，使得该氮化钛层32和该钌金属层34的 上端低于该介电层38的上端。之后，使用包括氬氧化钾的蚀刻液进行另一 各向同性湿蚀刻工艺以完全去除该氮化硅层128上的多晶硅层96。参考图23、图23(a)和图23(b)，进行沉积工艺以形成覆盖该氮化硅层128、 该氮化钛层32、该钌金属层34和该介电层38的屏蔽层98，再进行平坦化层98的材料可为多晶硅。之后，利用包括磷酸的蚀刻液进行各向同性湿蚀 刻工艺以完全去除该氧化硅层94上的氮化硅层128,再利用包括氢氟酸的蚀 刻液进行另一各向同性湿蚀刻工艺以完全去除该多晶硅层92上的氧化硅层 94，即去除该堆叠结构120的预定部分。如此，该氮化钛层32、该钌金属层 34和该介电层38构成的实心柱体40的上端即高于该堆叠结构120的上端， 如图24、图24(a)和图24(b)所示。参考图25、图25(a)和图25(b)，利用沉积工艺在该堆叠结构90的表面(即 该多晶硅层92的表面)与该实心柱体40的表面上形成屏蔽层42，该屏蔽层 42的材料可为多晶硅或氧化硅。之后，进行各向异性干蚀刻工艺，局部去除 该堆叠结构90表面与该实心柱体40表面的屏蔽层42，而形成曝露该堆叠结 构90的开口 44在两个实心柱体40之间。其次，进行图13至18的工艺以 完成该电容器结构80，如图26、图26(a)和图26(b)所示。现有技术的中空冠状下电极20'在制备过程中因无足够的机械强度支撑 而易于倾斜，甚至于倒塌。相对地，本发明的电容器结构100、 70和80具 有设置在该多个中空圆柱体52之间且连接该多个中空圆柱体52的局部外壁 的支撑环50和76，该多个中空圓柱体52通过该支撑环50和76相互连接而 彼此支撑，因而具有足够的机械强度支撑，不会在后续工艺中倾斜或倒塌。已经如上所述地揭示了本发明的技术内容及技术特点，然而本领域技术 人员仍可能基于本发明的教导和揭示而作各种不背离本发明精神的替换和 修改。因此，本发明的保护范围应不限于这些实施例所揭示的内容，而应包 括各种不背离本发明的替换和修改，并为所附权利要求的范围所涵盖。
权利要求
1、一种半导体存储器的电容器结构，包括多个柱体；和支撑环，设置在该多个柱体之间且连接该多个柱体的局部外壁。
2、 根据权利要求1的半导体存储器的电容器结构，其中该支撑环设置 在该柱体的上部。
3、 根据权利要求1的半导体存储器的电容器结构，其中该柱体是中空 圓柱体。
4、 根据权利要求3的半导体存储器的电容器结构，其中该中空圆柱体 包括该电容器结构的第一电极。
5、 根据权利要求4的半导体存储器的电容器结构，还包括 介电层，设置该第一电极的表面；和第二电极，设置在该介电层的表面。
6、 根据权利要求5的半导体存储器的电容器结构，其中该介电层覆盖 该柱体的内壁与外壁以及该支撑环。
7、 根据权利要求1的半导体存储器的电容器结构，其中该支撑环包括 三氧化二铝或氮化^s圭。
8、 根据权利要求1的半导体存储器的电容器结构，其包括多个彼此不 连接的支撑环。
9、 根据权利要求8的半导体存储器的电容器结构，其还包括隔离该多 个支撑环的硬屏蔽。
10、 根据权利要求9的半导体存储器的电容器结构，其中该硬屏蔽包括 氧化硅或多晶硅。
11、 根据权利要求5的半导体存储器的电容器结构，其中该介电层的材 料选自三氧化二铝、二氧化铪、二氧化钛、二氧化锆、钛酸钡、钛酸锶或钛 酸锶钡。
12、 一种半导体存储器的电容器结构的制备方法 形成多个实心柱体在堆叠结构之中，该实心柱体的上端高于该堆叠结构的上端；形成具有多个第一开口的硬屏蔽在该堆叠结构上，该第一开口曝露该堆 叠结构的局部区域与该多个实心柱体的局部侧壁；并且形成支撑环在该硬屏蔽的第一开口内，该支撑环连接该多个实心柱体的局部侧壁。
13、 根据权利要求12的半导体存储器的电容器结构的制备方法，其中 该支撑环包括三氧化二铝或氮化硅，而该硬屏蔽包括氧化硅或多晶硅。
14、 根据权利要求12的半导体存储器的电容器结构的制备方法，其中 形成支撑环在该硬屏蔽的第一开口内包括下列步骤形成支撑层，其覆盖该堆叠结构、该实心柱体及该硬屏蔽；并且 进行各向异性蚀刻工艺以局部去除该支撑层，而保留在该第一开口内的 支撑层则形成该支撑环。
15、 根据权利要求12的半导体存储器的电容器结构的制备方法，其中 形成具有多个第一开口的硬屏蔽在该堆叠结构上包括下列步骤形成屏蔽层在该堆叠结构与该多个实心柱体之上；进行各向异性蚀刻工艺，局部去除该堆叠结构上的屏蔽层而形成曝露该 堆叠结构的第二开口；并且进行各向同性蚀刻工艺，局部去除该堆叠结构上的屏蔽层以扩大该第二 开口直到该实心柱体的侧壁而形成该硬屏蔽。
16、 根据权利要求12的半导体存储器的电容器结构的制备方法，其中 形成具有多个第一开口的硬屏蔽在该堆叠结构上包括下列步骤形成第一屏蔽层在该实心柱体表面与该堆叠结构表面；形成具有第二开口的第二屏蔽层在该第一屏蔽层上，该第二开口曝露该 第一屏蔽层的局部区域；并且进行各向同性蚀刻工艺，局部去除该第 一屏蔽层以扩大该第二开口直到 该实心柱体的侧壁；并且去除该第二屏蔽层，该第一屏蔽层形成该硬屏蔽。
17、 根据权利要求16的半导体存储器的电容器结构的制备方法，其中 形成具有第二开口的第二屏蔽层在该第 一屏蔽层上包括下列步骤进行物理气相沉积工艺以形成金属层在该第 一屏蔽层与该堆叠结构表 面；并且进行各向异性蚀刻工艺，局部去除该堆叠结构表面的金属层以形成该第 二开口在该金属层之中。
18、 根据权利要求12的半导体存储器的电容器结构的制备方法，其中 形成多个实心柱体在堆叠结构中包括下列步骤形成开口在该堆叠结构之中； 形成至少一个导电层在该开口的内壁上； 形成填满该开口的介电层；并且去除该堆叠结构的预定部分，使得该实心柱体的上端高于该堆叠结构的 上端，该实心柱体包括该导电层与该介电层。
19、 根据权利要求18的半导体存储器的电容器结构的制备方法，其中 该堆叠结构包括氧化硅层和设置在该氧化硅层上的氮化硅层，而去除该堆叠 结构的预定部分包括去除该氮化硅层。
20、 根据权利要求12的半导体存储器的电容器结构的制备方法，其中形成多个实心柱体在堆叠结构中包括下列步骤 形成开口在该堆叠结构之中；形成至少一个导电层在该开口的内壁上； 形成填满该开口的介电层； 去除该导电层与该介电层的预定部分； 形成覆盖该导电层与该介电层的屏蔽层；并且去除该堆叠结构的预定部分，使得该实心柱体的上端高于该堆叠结构的 上端，该实心柱体包括该导电层与该介电层。
21、 根据权利要求20的半导体存储器的电容器结构的制备方法，其中 该堆叠结构包括多晶硅层和设置在该多晶硅层上的氧化硅层，而去除该堆叠 结构的预定部分包括去除该氧化硅层。
全文摘要
本发明公开了一种电容器结构，包括多个柱体和设置在该多个柱体之间且连接该多个柱体的局部外壁的支撑环。该柱体可为中空圆柱体，该支撑环可设置在该柱体的上部。该电容器结构可包括多个支撑环和隔离该多个支撑环的硬屏蔽。该支撑环与该硬屏蔽由不同材料构成，例如该支撑环的材料可为三氧化二铝或氮化硅，而该硬屏蔽的材料可为氧化硅或多晶硅。该电容器结构包括设置在该中空圆柱体内的第一电极、设置该第一电极表面的介电层和设置在该介电层表面的第二电极。
文档编号H01L21/8242GK101132003SQ20061012186
公开日2008年2月27日 申请日期2006年8月25日 优先权日2006年8月25日
发明者吴孝哲 申请人:茂德科技股份有限公司