专利名称：像素结构及其制造方法
技术领域：
本发明涉及一种像素结构及其制造方法，且尤其涉及一种应用于液晶显示器的像素结构及其制造方法。
背景技术：
一般薄膜晶体管液晶显示器可分为穿透式、反射式，以及半穿透半反射式三大类，其分类的依据在于光源的利用以及阵列基板(array)的差异。其中，穿透式的薄膜晶体管液晶显示器(transmissive TFT-LCD)主要以背光源(backlight)作为光源，其薄膜晶体管阵列基板上的像素电极为透明电极以利背光源所发出的光线穿透。此外，反射式薄膜晶体管液晶显示器(reflectiveTFT-LCD)主要是以前光源(front-light)或是外界光源作为光源，其薄膜晶体管阵列基板上的像素电极为金属或其它具有良好反射特性材质的反射电极，适于将前光源或是外界光源反射。另外，半穿透半反射式薄膜晶体管液晶显示器则可视为穿透式薄膜晶体管液晶显示器与反射式薄膜晶体管液晶显示器的整合架构，其可以同时利用背光源以及前光源或外界光源以进行显示。
图1A至1D为现有应用于半穿透半反射式液晶显示器的像素结构的制造流程示意图。参考图1A，此现有的像素结构包括下列步骤。首先，提供一基板110，然后在基板110依序形成一栅极120、一栅绝缘层130、一半导体层140、一源极150a与一漏极150b。其中，栅绝缘层130覆盖栅极120。半导体层140配置于栅绝缘层130上，并位于栅极120上方。此外，源极150a与漏极150b配置于半导体层140上。
参考图1B，在栅绝缘层130上形成一保护层160，而保护层160具有一接触窗160a，其暴露出部分漏极150b。接着，在保护层160形成多个凸块170。更详细而言，在保护层160上形成图案化光阻层(未示出)，然后对于此图案化光阻层进行回焊(reflow)工艺，以形成凸块170。
参考图1C，在保护层160上依序形成一反射像素电极180a与一透明像素电极180b，其中反射像素电极180a覆盖凸块170，且反射像素电极180a经由接触窗160a与漏极150b电性连接。此外，透明像素电极180b覆盖反射像素电极180a，且透明像素电极180b经由反射像素电极180a与漏极150b电性连接。
由于反射像素电极180a覆盖于凸块170上，因此光线的反射率能够提高。然而，由于凸块170为光阻材料，而光阻材料含有溶剂，因此凸块170会造成可靠度(reliability)方面的问题。此外，凸块170也会造成成本的增加。
发明内容
本发明所要解决的技术问题在于提供一种像素结构，以提高可靠度。
此外，本发明的另一目的是提供一种像素结构的制造方法，以简化工艺。
基于上述目的或其它目的，本发明提出一种像素结构，其包括一基板、一栅极、一第一图案化介电层、一半导体层、一源极、一漏极与一反射像素电极。其中，栅极配置于基板上，而第一图案化介电层配置于基板上，并覆盖栅极，且第一图案化介电层具有多个凸块与至少一开口，这些凸块配置于开口所暴露出的基板上。半导体层配置于栅极上方的第一图案化介电层上。源极与漏极配置于半导体层上。反射像素电极配置于第一图案化介电层上，并覆盖凸块，且反射像素电极与漏极电性连接。
在本发明一实施例中，各凸块具有一顶面、一底面与至少一侧面，而侧面连接顶面与底面。
在本发明一实施例中，各凸块的宽度由底面往顶面逐渐缩小。
在本发明一实施例中，各凸块的顶面与底面的间的距离介于2500埃至4000埃之间。
在本发明一实施例中，各凸块的侧面与底面的夹角介于10度至15度之间。
在本发明一实施例中，各凸块的底面的宽度介于3.5至5微米(micron)之间。
在本发明一实施例中，像素结构还包括一第二图案化介电层与一透明像素电极，其中第二图案化介电层配置于第一图案化介电层上，并覆盖凸块、源极与反射像素电极。此外，第二图案化介电层具有一接触窗，其暴露出部分漏极。透明像素电极配置于第二图案化介电层上，且透明像素电极经由接触窗与漏极电性连接。
在本发明一实施例中，像素结构还包括一欧姆接触层，其配置于源极与漏极和半导体层之间。
基于上述目的或其它目的，本发明提出一种像素结构的制造方法，其包括下列步骤。首先，提供一基板，并在该基板上形成一栅极。在基板上形成一第一图案化介电层，以覆盖栅极，且第一图案化介电层具有多个凸块与至少一开口，其中这些凸块配置于开口所暴露出的基板上。然后，在第一图案化介电层上形成一半导体层，其中半导体层位于栅极上方的第一图案化介电层上。另外，在第一图案化介电层上形成一源极、一漏极与一反射像素电极，其中源极与漏极覆盖部分半导体层，而反射像素电极与漏极电性连接，且反射像素电极覆盖这些凸块。
在本发明一实施例中，在形成源极、漏极与反射像素电极之后，此像素结构的制造方法还包括在第一图案化介电层上形成一第二图案化介电层，而第二图案化介电层覆盖凸块、源极与反射像素电极，且第二图案化介电层具有一接触窗，其暴露出部分漏极。然后，在第二图案化介电层上形成一透明像素电极，且透明像素电极经由接触窗与漏极电性连接。
在本发明一实施例中，形成半导体层的步骤包括在第一图案化介电层上形成一半导体材料层。然后，图案化此半导体材料层，以形成半导体层。
在本发明一实施例中，在形成半导体材料层之后，此像素结构的制造方法还包括在半导体材料层上形成一欧姆接触材料层。
本发明形成具有多个凸块的第一图案化介电层，且反射像素电极覆盖这些凸块，以形成凸块化表面，因此相较于现有技术，本发明的工艺不仅较为简单，且所形成的像素结构也具有较佳的可靠度。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
图1A至1D为现有应用于半穿透半反射式液晶显示器的像素结构的制造流程示意图；图2A至图2C是本发明一实施例的一种像素结构的制造方法的示意图。
其中，附图标记110基板120栅极130栅绝缘层140半导体层150a源极 150b漏极160保护层 160a接触窗170凸块180a反射像素电极180b透明像素电极 200像素结构210基板220栅极230第一图案化介电层230a凸块2302顶面 2304底面2306侧面 230b开口242半导体层244欧姆接触层250a源极 250b漏极250c反射像素电极 260第二图案化介电层260a接触窗 270透明像素电极A夹角具体实施方式
图2A至图2C是本发明一实施例的一种像素结构的制造方法的示意图。参考图2A，本实施例的像素结构的制造方法包括下列步骤。首先，提供一基板210，然后在基板210上形成一栅极220。更详细而言，先在基板210上形成一第一导体层(未示出)，然后对于第一导体层进行图案化工艺，以形成一栅极220。然后，在基板210上形成一第一图案化介电层230，以覆盖栅极220，且第一图案化介电层230具有多个凸块230a与至少一开口230b，其中这些凸块230a配置于此开口230b所暴露出的基板210上。这些凸块230a可以是以随机数或一预定规格排列。更详细而言，在基板210上形成一第一介电层(未示出)，然后对于此第一介电层进行图案化工艺，以形成凸块230a。此外，图案化工艺包括微影工艺与蚀刻工艺。另外，形成第一介电层的方法例如是采用电浆增强式化学蒸气沉积法，并以小于摄氏300度的温度下所形成。
参考图2B，在第一图案化介电层230上形成一半导体层242，其中半导体层242位于栅极220上方的第一图案化介电层230上。更详细而言，在第一图案化介电层230上形成一半导体材料层(未示出)，然后对于此半导体材料层进行图案化工艺，以形成半导体层242。此外，为了提升电性质量，在形成半导体材料层之后，在半导体材料层上形成一欧姆接触材料层(未示出)。然后，对于半导体材料层与欧姆接触材料层进行图案化工艺，以在半导体层242上形成一欧姆接触层244。
继续参考图2B，在第一图案化介电层230上形成一源极250a、一漏极250b与一反射像素电极250c，其中源极250a与漏极250b覆盖部分半导体层244a，而反射像素电极250c与漏极250b电性连接，且反射像素电极250c覆盖这些凸块230a。更详细而言，先在第一图案化介电层230上形成一第二导体层(未示出)，然后对于第二导体层进行图案化工艺，以形成源极250a、漏极250b与反射像素电极250c。此外，在形成源极250a与漏极250b之后，以源极250a与漏极250b为屏蔽进行背通道蚀刻工艺(back channel etching，BCE)，以移除源极250a与漏极250b之间的欧姆接触层244。值得注意的是，上述工艺所形成像素结构可以应用于反射式液晶显示器(reflective LCD)中，然而本实施例也可以再进行其它步骤，以形成出应用于半穿透半反射式液晶显示器(transflective LCD)中的像素结构，其详述如后。
参考图2C，在第一图案化介电层230上形成一第二图案化介电层260，而第二图案化介电层260具有一接触窗260a，其暴露出部分漏极250b。此外，形成第二图案化介电层260的方法例如是采用电浆增强式化学蒸气沉积法，并以小于摄氏300度的温度下所形成。然后，在第二图案化介电层260上形成一透明像素电极270，且透明像素电极270经由接触窗260a与漏极250b电性连接。至此，大致完成应用于半穿透半反射式液晶显示器的像素结构200的制造流程。以下就此像素结构200的结构部份进行说明。
继续参考图2C，本实施例的像素结构200包括一基板210、一栅极220、一第一图案化介电层230、一半导体层242、一欧姆接触层244、一源极250a、一漏极250b、一反射像素电极250c、一第二图案化介电层260与一透明像素电极270。其中，栅极220配置于基板210上。第一图案化介电层230配置于基板210上，并覆盖栅极220，且第一图案化介电层230具有多个凸块230a与至少一开口230b，其中这些凸块230a配置于开口230b所暴露出的基板210上。半导体层242配置于栅极220上方的第一图案化介电层230上，而源极250a与漏极250b配置于半导体层242上。反射像素电极250c配置于第一图案化介电层230上，并覆盖凸块230a，且反射像素电极250c与漏极250b电性连接。
参照图2C中的局部放大图，为了增加反射像素电极250c反射光线的能力，各凸块230a也可以具有一顶面2302、一底面2304与至少一侧面2306，而侧面2306连接顶面2302与底面2304。举例而言，各凸块230a可以是角柱或圆柱。或者，各凸块230a的宽度由底面2304往顶面2302逐渐缩小。此外，各凸块230a的顶面2302与底面2304之间的距离可以是介于2500埃至4000埃之间。另外，各凸块230a的侧面2306与底面2304的夹角A可以是介于10度至15度之间。各凸块230a的底面2304的宽度可以是3.5至5微米之间。
此外，欧姆接触层244配置于源极250a与漏极250b和半导体层242之间。另外，第二图案化介电层260配置于第一图案化介电层230上，而第二图案化介电层260具有一接触窗260a，其暴露出部分漏极250b。透明像素电极270配置于第二图案化介电层260上，且透明像素电极270经由接触窗260a与漏极250b电性连接。
更详细而言，基板210可以是玻璃基板、石英基板或其它型态的基板。此外，栅极220、源极250a、漏极250b与反射像素电极250c的材质例如是铝(Al)、钼(M)、氮化钼(MoN)、钛(Ti)、氮化钛(TiN)、铬(Cr)、氮化铬(CrN)或其它导体材质。在本实施例中，栅极220、源极250a、漏极250b与反射像素电极250c的结构例如是铝/钛或铝/氮化钛。铝层的厚度例如是介于500至2000埃之间，而钛层或氮化钛层的厚度例如是介于300至1000埃之间。
另外，第一图案化介电层230的材质例如是硅氮化物(SiNX)、硅氧化物(SiOX)、硅氧氮化物(SiOXNY)或其它绝缘材质，而第一图案化介电层230的厚度例如是介于1500至4000埃。半导体层242的材质例如是非晶硅或多晶硅，而欧姆接触层244的材质例如是掺杂非晶硅。
第二图案化介电层260的材质例如是硅氮化物(SiNX)、硅氧化物(SiOX)、硅氧氮化物(SiOXNY)或其它绝缘材质，而第二图案化介电层260的厚度例如是介于500至4000埃。此外，透明像素电极270的材质例如是铟锡氧化物(indium tin oxide，ITO)、铟锌氧化物(indium zinc oxide，IZO)、锌铝氧化物(aluminum zinc oxide，AZO)或是其它透明导体材质。另外，透明像素电极270的厚度例如是介于500至3000埃。
值得注意的是，本实施例并不限定需形成欧姆接触层244。此外，本实施例的的像素结构200乃是应用于半穿透半反射式液晶显示器中，然而不具有透明像素电极270的像素结构也可以应用于反射式液晶显示器中。
综上所述，本发明的像素结构及其制造方法至少具有下列优点一、由于第一图案化介电层具有凸块，且反射像素电极覆盖这些凸块，以形成凸块化表面(bumping surface)，因此本发明的像素结构具有较佳的反射率。此外，相较于现有技术采用由光阻材料所形成的凸块，由于本发明采用具有凸块的第一图案化介电层，以形成凸块化表面，因此本发明的像素结构具有较佳的可靠度。
二、由于反射像素电极与源极、漏极为一同形成，因此相较于现有技术，本发明的像素结构的制造方法较为简单。
三、本发明的像素结构的制造方法与现有的工艺兼容无需增加额外的工艺设备。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的普通技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种像素结构，其特征在于，包括一基板；一栅极，配置于该基板上；一第一图案化介电层，配置于该基板上，并覆盖该栅极，且该第一图案化介电层具有多数个凸块与至少一开口，该凸块配置于该开口所暴露出的该基板上；一半导体层，配置于该栅极上方的该第一图案化介电层上；一源极与一漏极，配置于该半导体层上；以及一反射像素电极，配置于该第一图案化介电层上，并覆盖该凸块，且该反射像素电极与该漏极电性连接。
2.根据权利要求1所述的像素结构，其特征在于，各该凸块具有一顶面、一底面与至少一侧面，而该侧面连接该顶面与该底面。
3.根据权利要求2所述的像素结构，其特征在于，各该凸块的宽度由该底面往该顶面逐渐缩小。
4.根据权利要求2所述的像素结构，其特征在于，各该凸块的该顶面与该底面之间的距离介于2500埃至4000埃之间。
5.根据权利要求2所述的像素结构，其特征在于，各该凸块的该侧面与该底面的夹角介于10度至15度之间。
6.根据权利要求2所述的像素结构，其特征在于，各该凸块的该底面的宽度介于3.5至5微米之间。
7.根据权利要求1所述的像素结构，其特征在于，还包括一第二图案化介电层，配置于该第一图案化介电层上，并覆盖该凸块、该源极与该反射像素电极，且该第二图案化介电层具有一接触窗，暴露出部分该漏极；以及一透明像素电极，配置于该第二图案化介电层上，且该透明像素电极经由该接触窗与该漏极电性连接。
8.根据权利要求1所述的像素结构，其特征在于，还包括一欧姆接触层，配置于该源极与该漏极和该半导体层之间。
9.一种像素结构的制造方法，其特征在于，包括提供一基板；在该基板上形成一栅极；在该基板上形成一第一图案化介电层，以覆盖该栅极，且该第一图案化介电层具有多数个凸块与至少一开口，该凸块配置于该开口所暴露出的该基板上；在该第一图案化介电层上形成一半导体层，该半导体层位于该栅极上方的该第一图案化介电层上；以及在该第一图案化介电层上形成一源极、一漏极与一反射像素电极，该源极与该漏极覆盖部分该半导体层，而该反射像素电极与该漏极电性连接，且该反射像素电极覆盖该凸块。
10.根据权利要求9所述的像素结构的制造方法，其特征在于，在形成该源极、该漏极与该反射像素电极之后，还包括在该第一图案化介电层上形成一图案化第二图案化介电层，而该第二图案化介电层覆盖该凸块、该源极与该反射像素电极，且该第二图案化介电层具有一接触窗，暴露出部分该漏极；以及在该第二图案化介电层上形成一透明像素电极，而该透明像素电极经由该接触窗与该漏极电性连接。
11.根据权利要求9所述的像素结构的制造方法，其特征在于，形成该半导体层的步骤包括在该第一图案化介电层上形成一半导体材料层；以及图案化该半导体材料层，以形成该半导体层。
12.根据权利要求11所述的像素结构的制造方法，其特征在于，在形成该半导体材料层之后，还包括在该半导体材料层上形成一欧姆接触材料层。
全文摘要
本发明公开了一种像素结构及其制造方法，该结构包括一基板、一栅极、一图案化介电层、一半导体层、一源极、一漏极与一反射像素电极。其中，栅极配置于基板上，而图案化介电层配置于基板上，并覆盖栅极。图案化介电层具有多个凸块与至少一开口，其中这些凸块配置于开口所暴露出的基板上，而半导体层配置于栅极上方的图案化介电层上。源极与漏极配置于半导体层上。反射像素电极配置于图案化介电层上，并覆盖凸块，且反射像素电极与漏极电性连接。因此，此种像素结构具有较佳的可靠度。
文档编号H01L21/70GK1976046SQ200610162218
公开日2007年6月6日 申请日期2006年12月6日 优先权日2006年12月6日
发明者李奕纬, 朱庆云, 黄资峰 申请人:友达光电股份有限公司