专利名称：用于mos晶体管的隔离结构及其形成方法
技术领域：
本发明涉及半导体器件及其形成方法，尤其涉及用于MOS晶体管的隔离 结构及其形成方法。
背景技术：
金属氧化物半导体(MOS)晶体管是现有集成电路里最重要的电子元件 之一。通常， 一个完整的集成电路是由多个MOS晶体管所组成。为了防止这 些相邻的MOS晶体管发生短路的现象，相邻的MOS晶体管间必须加入用来做 电性隔离的隔离结构。随着半导体器件集成度的不断提高，MOS晶体管的尺寸也不断缩小，进 而MOS晶体管间的隔离结构也随之缩小。因此，在深亚微米的工艺中，釆用 浅沟槽(STI)作为MOS晶体管间的隔离结构。现有形成包含浅沟槽隔离结构的MOS晶体管的方法请参考专利号为 01143945的中国专利公开的技术方案。如图l所示，首先，用氧化法或化学气 相沉积法在半导体衬底100上形成垫氧化层102,用于后续曝光过程中保护半 导体衬底100;用旋涂法在垫氧化层102上形成第一光刻胶层104，并通过曝光、 显影等工艺形成光刻胶开口105，所述光刻胶开口105对应后续的浅沟槽。如 图2所示，以第一光刻胶层104为掩膜，沿光刻胶开口105蚀刻垫氧化层102和 半导体衬底IOO，形成浅沟槽106。如图3所示，灰化法去除第一光刻胶层104; 用热氧化法在浅沟槽106内形成衬氧化层108,防止后续在浅沟槽内填充的物 质渗入半导体衬底100;用化学气相沉积法在垫氧化层102上形成绝缘层110, 且将绝缘层110填充满浅沟槽106内，所述绝缘层110的材料为氧化硅或氮氧化 硅。如图4所示，用化学机械抛光法研磨绝缘层110至露出垫氧化层102，形成将相邻两个有源区111隔离的浅沟槽隔离结构112;用湿法蚀刻法去除垫氧化层102。如图5所示，于浅沟槽隔离结构112相邻的其中一个有源区lll中掺杂n型 离子形成n阱113，并定义出PMOS有源区114;于浅沟槽隔离结构112相邻的另 一个有源区114中^^杂p型离子形成p阱115，并定义出NMOS有源区116;接着 于PMOS有源区114与NMOS有源区116上用氧化法形成栅介电层l 18;在栅介 电层118上用化学气相沉积法形成多晶硅层120;蚀刻多晶硅层120和栅介电层 118至露出半导体衬底100,于PMOS有源区114与NMOS有源区116上形成栅极 120a与120b;在PMOS有源区114的栅极120a两侧的半导体衬底100中注入n型 离子，形成n型低掺杂漏极122;在NMOS有源区116的栅极120b两侧的半导体 衬底100中注入p型离子，形成p型低掺杂漏极123;在栅极120a、 120b的侧壁 形成间隙壁124a与124b,以形成栅极结构125a与125b;在PMOS有源区114的 栅极结构125a两侧的半导体衬底100中注入n型离子，形成n型源极/漏极126; 在NMOS有源区116的栅极125b两侧的半导体衬底IOO中注入p型离子，形成p 型源极/漏极128。现有形成MOS晶体管浅沟槽隔离结构过程中，由于蚀刻过程中蚀刻气体 或蚀刻液体的方向性不好，不能很好控制浅沟槽的尺寸，从而造成产品良率在浅沟槽的侧壁形成衬氧化层，在氧化过程中，会造成与浅沟槽相邻的半导 体衬底体积膨胀，因而引发相邻的PMOS有源区内产生不利于空穴迁移的张应 力以及NMOS有源区内产生不利于电子迁移的压应力，从而导致MOS晶体管 中线路无法正常工作。发明内容本发明解决的问题是提供 一 种用于MO S晶体管的隔离结构及其形成方法，控制隔离结构尺寸，以及控制PMOS和NMOS有源区内的应力，改善PMOS 和NMOS电性能。为解决上述问题，本发明提供一种用于MOS晶体管的隔离结构形成方法， 包括下列步骤在半导体衬底上形成牺牲氧化层；在牺牲氧化层上形成第一 光刻胶层，图案化第一光刻胶层，在半导体衬底上定义出PMOS有源区和 PMOS隔离区；以第一光刻月交层为掩膜，通过牺牲氧化层向PMOS隔离区注入 氮离子；去除第一光刻胶层；在牺牲氧化层上形成第二光刻胶层，图案化第 二光刻胶层，在半导体衬底上定义出NMOS有源区和NMOS隔离区；以第二光 刻胶层为掩膜，通过牺牲氧化层向NMOS隔离区注入氧离子；去除第二光刻胶 层和牺牲氧化层；对半导体衬底进行退火，形成PMOS和NMOS隔离结构。在所述定义出NMOS有源区和NMOS隔离区时，相邻的NMOS隔离区和 PMOS隔离区部分重叠形成缓冲隔离区；在所述形成PMOS和NMOS隔离结构 时，形成緩冲隔离结构。所述部分重叠为NMOS隔离区和PMOS隔离区重叠部分沿有源区宽度方 向的截面面积为NMOS隔离区和PMOS隔离区沿有源区宽度方向的总截面面 积的0%~30%。氮离子的注入能量为50 KeV 400 KeV，氮离子的注入剂量为1015个/立方 厘米 1022个/立方厘米。氧离子的注入能量为50KeV 400KeV,氧离子的注入剂量为1015个/立方 厘米 1022个/立方厘米。退火温度为700。C 130(rC,退火时间为60分钟 210分钟。本发明提供一种用于MOS晶体管的隔离结构形成方法，包括下列步骤 在半导体衬底上形成牺牲氧化层；在牺牲氧化层上形成第一光刻胶层，图案化第 一光刻胶层，在半导体衬底上定义出NMOS有源区和NMOS隔离区；以第 一光刻胶层为掩膜，通过牺牲氧化层向NMOS隔离区注入氧离子；去除第一光 刻胶层；在牺牲氧化层上形成第二光刻胶层，图案化第二光刻胶层，在半导 体衬底上定义出PMOS有源区和PMOS隔离区；以第二光刻胶层为掩膜，通过 牺牲氧化层向PMOS隔离区注入氮离子；去除第二光刻胶层和牺牲氧化层；对 半导体衬底进行退火，形成PMOS和NMOS隔离结构。在所述定义出PMOS有源区和PMOS隔离区时，相邻的NMOS隔离区和 PMOS隔离区部分重叠形成緩冲隔离区；在所述形成PMOS和NMOS隔离结构 时，形成缓沖隔离结构。所述部分重叠为NMOS隔离区和PMOS隔离区重叠部分沿有源区宽度方 向的截面面积为NMOS隔离区和PMOS隔离区沿有源区宽度方向的总截面面 积的0%~30%。本发明提供一种用于MOS晶体管的隔离结构，包括半导体衬底；位于 半导体衬底中的PMOS有源区和NMOS有源区，所述PMOS隔离区中包含氮 离子；位于PMOS有源区之间的PMOS隔离区和位于NMOS有源区之间的 NMOS隔离区，所述NMOS隔离区中包含氧离子。MOS晶体管的隔离结构还包括相邻的NMOS隔离区和PMOS隔离区部分 重叠形成的緩沖隔离区。所述部分重叠为NMOS隔离区和PMOS隔离区重叠部分沿有源区宽度方 向的截面面积为NMOS隔离区和PMOS隔离区沿有源区宽度方向的总截面面 积的0%~30%。氮离子的注入能量为50 KeV~ 400 KeV，氮离子的注入剂量为1015个/立 方厘米~1022个/立方厘米。氧离子的注入能量为50 KeV~ 400 KeV,氧离子的注入剂量为1015个/立方 厘米~1022个/立方厘米。与现有技术相比，本发明具有以下优点(1 )本发明在PMOS隔离区注入氮离子，形成PMOS隔离结构；在NMOS 隔离区注入氧离子，形成NMOS隔离结构；由于只要进行离子注入就可以形 成隔离结构，使工艺过程简单化。(2)本发明在PMOS隔离区注入氮离子，形成PMOS隔离结构，由于 氮化硅的物理性质与硅的差异，使PMOS隔离结构产生张应力，从而对PMOS 有源区产生压应力，有利于空穴的迁移，实现改善PMOS电性能；而在NMOS 隔离区注入氧离子，形成NMOS隔离结构，由于氧化硅的物理性质与硅的差 异，从而对NMOS有源区产生张应力，有利于电子的迁移，实现改善NMOS 电性能。本发明进一步具有以下优点(3 )本发明NMOS和PMOS隔离区部分重 叠作为緩冲隔离区，因此緩沖隔离区与PMOS有源区接触的隔离区域具有张 应力，使PMOS有源区产生压应力，并且不会受到缓冲隔离区中具有压应力冲隔离区与NMOS有源区接触的隔离区域具有压应力，使NMOS有源区产生 张应力，并且不会受到緩冲隔离区中具有张应力的部分影响而使NMOS有源 区产生压应力削弱NMOS有源区中的张应力。(4)本发明通过控制氮离子及氧离子注入的能量和离子注入的剂量以及 随后的退火温度和退火时间，可以有效控制形成的隔离结构的深度和临界尺 寸，从而更好控制隔离结构的隔离性能，并使得相应MOS器件的电性能增强。
图1至图5是现有形成包含浅沟槽隔离结构的MOS晶体管工艺的示意图；图6是本发明形成用于MOS晶体管的隔离结构第一实施例流程图； 图7是本发明形成用于MOS晶体管的隔离结构第二实施例流程图； 图8至图ll是本发明形成包含隔离结构的MOS晶体管实施例示意图。
具体实施方式
本发明(1 )在PMOS隔离区注入氮离子，形成PMOS隔离结构，在NMOS 隔离区注入氧离子，形成NMOS隔离结构；由于只要进行离子注入就可以形 成隔离结构，使工艺过程简单化。(2 )在PMOS隔离区注入氮离子，形成PMOS 隔离结构，由于氮化硅的物理性质与硅的差异，使PMOS隔离结构产生张应 力，从而对PMOS有源区产生压应力，有利于空穴的迁移，实现改善PMOS 电性能；而在NMOS隔离区注入氧离子，形成NMOS隔离结构，由于氧化f圭 的物理性质与硅的差异，从而对NMOS有源区产生张应力，有利于电子的迁 移，实现改善NMOS电性能。(3 ) NMOS和PMOS隔离区部分重叠作为緩沖 隔离区，因此緩冲隔离区与PMOS有源区接触的隔离区域具有张应力，使 PMOS有源区产生压应力，并且不会受到緩冲隔离区中具有压应力的部分影与NMOS有源区接触的隔离区域具有压应力，使NMOS有源区产生张应力，应力削弱NMOS有源区中的张应力。(4)通过控制氮离子及氧离子注入的能 量和离子注入的剂量以及随后的退火温度和退火时间，可以有效控制形成的 隔离结构的深度和临界尺寸，从而更好控制隔离结构的隔离性能，并使得相 应MOS器件的电性能增强。下面结合附图对本发明的具体实施方式
#文详细的说明。 本发明提供的用于MOS晶体管的隔离结构，包括半导体衬底；位于半 导体衬底中的PMOS有源区和NMOS有源区，所述PMOS隔离区中包含氮离子；位于PMOS有源区之间的PMOS隔离区和位于NMOS有源区之间的 NMOS隔离区，所述NMOS隔离区中包含氧离子。图6是本发明形成用于MOS晶体管的隔离结构第一实施例流程图。如图 6所示，执行步骤S101在半导体衬底上形成牺牲氧化层。所述牺牲氧化层的作用是用于后续曝光过程中保护半导体村底；牺牲氧 化层的材料较好的是氧化硅， 一般采用热氧化的工艺形成，牺牲氧化层的材 料还可以是氮氧化硅层， 一般采用低压化学气相沉积或者等离子体辅助化学 气相沉积法形成。执行步骤S 102在牺牲氧化层上形成第一光刻胶层，图案化第一光刻胶层， 在半导体衬底上定义出PMOS有源区和PMOS隔离区。在牺牲氧化层上形成第一光刻胶层的方法为旋涂法，然后通过公知的曝 光和显影工艺将光罩上的图形转移至第 一光刻胶层上，图案化第 一光刻胶层。执行步骤S103以第一光刻胶层为掩膜，通过牺牲氧化层向PMOS隔离区注 入氮离子。在PMOS隔离区注入氮离子的作用是与半导体衬底反应生成氮化硅；氮 离子的注入能量为50 KeV 400 KeV,氮离子的注入剂量为1015个/立方厘米 ~1022个/立方厘米。执行步骤S104去除第一光刻胶层。用公知的灰化法去除第 一 光刻胶层。执行步骤S105在牺牲氧化层上形成第二光刻胶层，图案化第二光刻胶层， 在半导体衬底上定义出NMOS有源区和NMOS隔离区。在牺牲氧化层上形成第二光刻胶层的方法为旋涂法，然后通过公知的曝 光和显影工艺将光罩上的图形转移至第二光刻胶层上，图案化第二光刻胶层。其中，在定义出NMOS有源区和NMOS隔离区时，相邻NMOS隔离区 和PMOS隔离区部分重叠形成缓沖隔离区，所述部分重叠为NMOS隔离区和 PMOS隔离区重叠部分沿有源区宽度方向的截面面积为NMOS隔离区和 PMOS隔离区沿有源区宽度方向的总截面面积的0% 30%。执行步骤S106以第二光刻胶层为掩膜，通过牺牲氧化层向NMOS隔离区 注入氧离子。在NMOS隔离区注入氧离子的作用是与半导体衬底反应生成氧化硅；氧离 子的注入能量为50 KeV 400 KeV，氧离子的注入剂量为1015个/立方厘米~1022 个/立方厘米。执行步骤S107去除第二光刻胶层和牺牲氧化层。先用公知的灰化法去除第二光刻胶层；然后再用湿法蚀刻法去除残留的 第二光刻胶层和牺牲氧化层，其中所用的蚀刻溶液为硫酸混合液和氢氟酸混 合液。执行步骤S 108对半导体衬底进行退火，形成PMOS和NMOS隔离结构。本实施例，退火工艺是使注入的氮离子和氧离子均匀分布于半导体衬底 内；采用的退火温度为70(TC 130(TC,退火时间为60分钟 210分钟。图7是本发明形成用于MOS晶体管的隔离结构第二实施例流程图。如图7 所示，执行步骤S201在半导体村底上形成牺牲氧化层。执行步骤S202在牺牲氧化层上形成第一光刻胶层，图案化第一光刻胶层， 在半导体衬底上定义出NMOS有源区和NMOS隔离区。执行步骤S203以第一光刻胶层为掩膜，通过牺牲氧化层向NMOS隔离区 注入氧离子。执行步骤S204去除第 一光刻胶层。执行步骤S205在牺牲氧化层上形成第二光刻胶层，图案化第二光刻胶层，在半导体衬底上定义出PMOS有源区和PMOS隔离区。执行步骤S206以第二光刻胶层为掩膜，通过牺牲氧化层向PMOS隔离区注 入氮离子。执行步骤S207去除第二光刻胶层和牺牲氧化层。执行步骤S208对半导体衬底进行退火，形成PMOS和NMOS隔离结构。图8至图11是本发明形成包含隔离结构的M0S晶体管实施例示意图。参考 附图8所示，提供半导体衬底200，在半导体衬底200表面形成牺牲氧化层202; 然后在牺牲氧化层202上旋涂第一光刻胶层204，利用曝光及显影工艺在第一 光刻胶层204上形成第 一开口 205，所述第一开口 205的位置与半导体衬底200 内需要形成的PMOS隔离区相对应，因此，第一开口205将半导体衬底200内区 分出PMOS隔离区206和位于两个PMOS隔离区206之间的PMOS有源区208;以 第一光刻胶层204为掩膜，通过牺牲氧化层202向PMOS隔离区206注入氮离子 209，位于PMOS有源区208上的第一光刻胶层204，用于防止氮离子209注入 PMOS有源区208。本实施例中，牺牲氧化层202的材料较好的是二氧化硅， 一般采用热氧化 的工艺形成，例如在IOO(TC至1400°C的温度条件下热氧化形成厚度在50A至 500A的牺牲氧化层202，牺牲氧化层202的厚度较好的是100A至150A;除实施 例外，所述的牺牲氧化层202的材料还可以是氮氧化硅层， 一般采用低压化学 气相沉积或者等离子体辅助化学气相沉积法形成，厚度也在50A至500A。在深亚微米至纳米级器件的制造过程中，根据隔离结构设计的需要，通 过调整氮离子209注入的剂量和注入的能量，可以达到调整氮离子209注入深 度和密度的目的。通过对注入的氮离子209的能量和剂量进行控制，即可控制 半导体衬底200内PMOS隔离区206内注入的氮离子209的深度和密度。氮离子209加速能量可以分为大于100KeV，介于50 100KeV,介于10 50KeV，低于 10KeV;高能量时，使用低一些剂量；低能量时，使用高一些剂量。本发明中， 氮离子209的注入能量为50 KeV~400 KeV，具体为50 KeV、 100 KeV、 200 KeV、 300 KeV或400 KeV等，优选的氮离子209注入能量为200 KeV;氮离子209的 注入剂量为1015个/立方厘米~1022个/立方厘米，具体例如1015个/立方厘米、1016 个/立方厘米、1017个/立方厘米、1018个/立方厘米、1019个/立方厘米、102()个/ 立方厘米、1021个/立方厘米或1022个/立方厘米等，优选的氮离子209的注入剂 量为1019个/立方厘米。更进一步，为了使半导体衬底200内PMOS隔离区206内不同的注入深 度的氮离子209的密度比较均匀，可以进行一次以上的氮离子209注入，较 好的是进行2至4次的氮离子209注入，更加优选的是进行3次氮离子209 注入。进行一次以上的氮离子209注入时，可以适当的调整每次氮离子209 注入的能量和剂量，例如逐渐加大氮离子209注入的能量和剂量、或者依次 减小氮离子209注入的能量和剂量，当然，也可以随意的增大或者减小氮离 子209注入的能量和剂量。进行一次以上的氮离子209注入时，与进行一次氮离子209注入的注入 工艺相同每次氮离子209注入的注入能量为50KeV 400KeV,优选的氮离 子209注入能量为200KeV;氮离子209的注入剂量为1015个/立方厘米 1022 个/立方厘米，优选的氮离子209的注入剂量为1019个/立方厘米；本发明氮离 子209注入的深度为250nm 450nm,具体深度例如250nm、 300nm、 350nm、 400nm或450nm等。参考附图9所示，去除第一光刻胶层204,去除第一光刻胶层204的工艺为 本领域技术人员熟知的现有技术，例如灰化工艺；继续用旋涂法在牺牲氧化 层202上形成第二光刻胶层210，利用曝光及显影工艺在第二光刻胶层210上形 成第二开口211，所述第二开口211的位置与半导体衬底200内需要形成NMOS隔离结构的区域相对应，因此，第二开口211将半导体衬底200内区分出NMOS 隔离区212和位于两个NMOS隔离区212之间的NMOS有源区214;以第二光刻 胶层210为掩膜，通过牺牲氧化层202向NMOS隔离区212注入氧离子215，位于 NMOS有源区214上的第二光刻胶层210,用于防止氧离子215注入NMOS有源 区214,其中相邻的NMOS隔离区212与PMOS隔离区206部分重叠，形成緩沖 隔离区216。本实施例中，所述部分重叠为NMOS隔离区和PMOS隔离区重叠部分沿 有源区宽度方向的截面面积为NMOS隔离区和PMOS隔离区沿有源区宽度方 向的总截面面积的0%~30%，具体重叠例如0%、 10%、 20%或30%等。如果 重叠部分超过30%会造成緩冲隔离区216中的PMOS隔离区206中的张应力 影响NMOS有源区214，使NMOS有源区214产生压应力，削弱NMOS有 源区214的张应力，从而影响电子的迁移；同样，緩冲隔离区216中的NMOS 隔离区212中的压应力影响PMOS有源区208，使PMOS有源区208产生张 应力，削弱PMOS有源区208的压应力，从而影响空穴的迁移。通过调整氧离子215注入的剂量和注入的能量，可以达到调整氧离子215 注入深度和密度的目的。通过对注入的氧离子215的能量和剂量进行控制，即 可控制半导体村底200内NMOS隔离区212内注入的氧离子215的深度和密度。 氧离子215加速能量可以分为大于100KeV,介于50 100KeV,介于10 50KeV, 低于10KeV;高能量时，使用低一些剂量；低能量时，使用高一些剂量。本发 明中，氧离子215的注入能量为50KeV 400KeV，具体为50KeV、 100KeV、 200 KeV、 300 KeV或400 KeV等，优选的氧离子215注入能量为200 KeV;氧 离子215的注入剂量为1015个/立方厘米~1022个/立方厘米，具体例如1015个/立方 厘米、1016个/立方厘米、1017个/立方厘米、1018个/立方厘米、1019个/立方厘米、 102()个/立方厘米、1021个/立方厘米或1022个/立方厘米等，优选的氧离子215的 注入剂量为1019个/立方厘米。更进一步，为了使半导体衬底200内NMOS隔离区212内不同的注入深度的 氧离子215的密度比较均匀，可以进行一次以上的氧离子215注入，较好的是 进行2至4次的氧离子215注入，更加优选的是进行3次氧离子215注入。进行一 次以上的氧离子215注入时，可以适当的调整每次氧离子215注入的能量和剂 量，例如逐渐加大氧离子215注入的能量和剂量、或者依次减小氧离子215注 入的能量和剂量，当然，也可以随意的增大或者减小氧离子215注入的能量和 剂量。进行一次以上的氧离子215注入时，与进行一次氧离子215注入的注入 工艺相同每次氧离子215注入的注入能量为50KeV 400KeV，优选的氧离 子215注入能量为200KeV;氧离子215的注入剂量为1015个/立方厘米 1022 个/立方厘米，优选的氧离子215的注入剂量为1019个/立方厘米；本发明氧离 子215注入的深度为250nm 450nm，具体深度例如250nm、 300nm、 350nm、 400nm或450nm等。除本实施例外，还可以先定义NMOS隔离区212和NMOS有源区214， 然后在NMOS隔离区212内注入氧离子215;接着，再定义PMOS隔离区206 和PMOS有源区208,然后在PMOS隔离区206内注入氮离子209。如图10所示，对半导体衬底200进行退火，使PMOS隔离区206中含有 的氮离子向半导体衬底200中扩散，形成PMOS隔离结构218;并使NMOS 隔离区212中含有的氧离子向半导体衬底200中扩散，形成NMOS隔离结构 220;而在緩冲隔离区216处形成緩冲隔离结构219，由于PMOS隔离区206 注入氮离子，4吏PM0S隔离结构218产生张应力，而NMOS隔离区212注入 氧离子，使NMOS隔离结构220产生压应力。所述退火温度为700°C~1300°C,具体退火温度例如700°C、 800°C、 90CTC、 IOO(TC、 1100°C、 120(TC或130(TC等；退火时间为60分钟~210分钟，具体 退火时间为60分钟、80分钟、100分钟、120分钟、140分钟、160分钟、180分钟、200分钟或210分钟等；退火工艺可以采用现有技术的任何常规工艺，例如炉管退火(Furnace Anneal )、快速热退火(RTA)以及激光退火(Laser Anneal)等，本发明优选采用炉管退火工艺。对半导体衬底进行退火处理过程中，氮离子向半导体衬底的硅晶体中扩 散，并与硅晶体结合形成隔离氮化物，例如氮化硅；氧离子向半导体衬底的 硅晶体中扩散，并与硅晶格结合形成隔离氧化物，例如氧化硅。除本实施例外，还可以分两次退火完成， 一次退火在半导体衬底注入完 氮离子之后，另一次退火在半导体衬底注入完成氧离子之后。如图11所示，去除第二光刻胶层210和牺牲氧化层202，去除第二光刻 胶层210的工艺为本领域技术人员熟知的现有技术，例如灰化工艺；牺牲氧 化层202的去除工艺可以采用本领域技术人员熟知的任何现有技术，本发明 的一个具体实施方式
中，采用湿法腐蚀工艺去除牺牲氧化层202，例如采用带 有缓冲试剂例如氟化铵的氟化氢溶液去除牺牲氧化层202，以在去除牺牲氧化 层202的工艺中对半导体衬底200造成尽可能小的损伤。在PMOS有源区208中掺杂n型离子形成n阱221 ，在NMOS有源区214中掺 杂p型离子形成p阱222;接着于PMOS有源区208与NMOS有源区214上用氧化 法形成栅介电层224;在栅介电层224上用化学气相沉积法形成多晶硅层；蚀 刻多晶硅层和栅介电层224至露出半导体衬底200，于PMOS有源区208与 NMOS有源区214上形成栅极226a与226b;在PMOS有源区208的栅极226a两侧 的半导体村底200中注入n型离子，形成n型低掺杂漏极228;在NMOS有源区214 的栅极226b两侧的半导体衬底200中注入p型离子，形成p型低掺杂漏极229; 在栅极226a和226b的侧壁形成间隙壁230a与230b,进而形成4册极结构234a与 234b;在PMOS有源区208的栅极结构234a两侧的半导体衬底200中注入n型离 子，形成n型源极/漏极232;在NMOS有源区214的4册极234b两侧的半导体衬底 200中注入p型离子，形成p型源极/漏极231 。继续参考图11,本发明提供的MOS晶体管隔离结构，包括半导体衬底200;在半导体衬底200上形成的PMOS有源区208和NMOS有源区214;位 于PMOS有源区208之间的PMOS隔离区206，所述PMOS隔离区206中注 入有氮离子，经过退火形成PMOS隔离结构218;位于NMOS有源区214之 间的NMOS隔离区212，所述NMOS隔离区212中注入有氧离子，经过退火 形成NMOS隔离结构219;相邻PMOS有源区208和NMOS有源区214之间 的緩冲隔离区216,注入有氧离子和氮离子构成緩冲隔离结构220;在PMOS 有源区208的半导体衬底200上包含由栅介电层224、4册介电层上的栅极226a 以及4册极226a两侧的间隙壁230a构成的栅极结构234a;位于斥册极结构234a 两侧的半导体衬底200中的n型低掺杂漏极228和n型源极/漏极232;在 NMOS有源区218的半导体衬底200上包含由栅介电层224、栅介电层上的栅 极226b以及栅极226b两侧的间隙壁230b构成的栅极结构234b;位于栅极结 构234b两侧的半导体衬底200中的p型低掺杂漏极229和p型源极/漏极231 。 本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和 修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1. 一种用于MOS晶体管的隔离结构形成方法，其特征在于，包括下列步骤在半导体衬底上形成牺牲氧化层；在牺牲氧化层上形成第一光刻胶层，图案化第一光刻胶层，在半导体衬底上定义出PMOS有源区和PMOS隔离区；以第一光刻胶层为掩膜，通过牺牲氧化层向PMOS隔离区注入氮离子；去除第一光刻胶层；在牺牲氧化层上形成第二光刻胶层，图案化第二光刻胶层，在半导体衬底上定义出NMOS有源区和NMOS隔离区；以第二光刻胶层为掩膜，通过牺牲氧化层向NMOS隔离区注入氧离子；去除第二光刻胶层和牺牲氧化层；对半导体衬底进行退火，形成PMOS和NMOS隔离结构。
2. 根据权利要求l所述用于MOS晶体管的隔离结构形成方法，其特征在于 在所述定义出NMOS有源区和NMOS隔离区时，相邻的NMOS隔离区和 PMOS隔离区部分重叠形成緩冲隔离区；在所述形成PMOS和NMOS隔离结 构时，形成缓冲隔离结构。
3. 根据权利要求2所述用于MOS晶体管的隔离结构形成方法，其特征在于 所述部分重叠为NMOS隔离区和PMOS隔离区重叠部分沿有源区宽度方向 的截面面积为NMOS隔离区和PMOS隔离区沿有源区宽度方向的总截面面 积的0%~30%。
4. 根据权利要求l所述用于MOS晶体管的隔离结构形成方法，其特征在于 氮离子的注入能量为50 KeV 400 KeV。
5. 根据权利要求4所述用于MOS晶体管的隔离结构形成方法，其特征在于 氮离子的注入剂量为1015个/立方厘米~1022个/立方厘米。
6. 根据权利要求l所述用于MOS晶体管的隔离结构形成方法，其特征在于 氧离子的注入能量为50 Ke V~ 400 Ke V。
7. 根据权利要求6所述用于MOS晶体管的隔离结构形成方法，其特征在于 氧离子的注入剂量为1015个/立方厘米~1022个/立方厘米。
8. 根据权利要求1所述用于MOS晶体管的隔离结构形成方法，其特征在于 退火温度为700°C~1300°C。
9. 根据权利要求8所述用于MOS晶体管的隔离结构形成方法，其特征在于 退火时间为60分钟~210分钟。
10. —种用于MOS晶体管的隔离结构形成方法，其特征在于，包括下列步骤 在半导体衬底上形成牺牲氧化层；在牺牲氧化层上形成第一光刻胶层，图案化第一光刻胶层，在半导体衬底 上定义出NMOS有源区和NMOS隔离区；以第一光刻胶层为掩膜，通过牺牲氧化层向NMOS隔离区注入氧离子； 去除第一光刻胶层；在牺牲氧化层上形成第二光刻胶层，图案化第二光刻胶层，在半导体衬底 上定义出PMOS有源区和PMOS隔离区；以第二光刻胶层为掩膜，通过牺牲氧化层向PMOS隔离区注入氮离子； 去除第二光刻胶层和牺牲氧化层；对半导体村底进行退火，形成PMOS和NMOS隔离结构。
11. 根据权利要求10所述用于MOS晶体管的隔离结构形成方法，其特征在于 在所述定义出PMOS有源区和PMOS隔离区时，相邻的NMOS隔离区和 PMOS隔离区部分重叠形成緩沖隔离区；在所述形成PMOS和NMOS隔离结 构时，形成緩冲隔离结构。
12. 根据权利要求ll所述用于MOS晶体管的隔离结构形成方法，其特征在于 所述部分重叠为NMOS隔离区和PMOS隔离区重叠部分沿有源区宽度方向 的截面面积为NMOS隔离区和PMOS隔离区沿有源区宽度方向的总截面面 积的0%~30%。
13. —种用于MOS晶体管的隔离结构，包括半导体衬底，位于半导体衬底 中的PMOS有源区和NMOS有源区，位于PMOS有源区之间的PMOS隔 离区和位于NMOS有源区之间的NMOS隔离区，其特征在于， 所述PMOS隔离区中包含氮离子；所述NMOS隔离区中包含氧离子。
14. 根据权利要求13所述用于MOS晶体管的隔离结构，其特征在于MOS晶体 管的隔离结构还包括相邻的NMOS隔离区和PMOS隔离区部分重叠形成的 緩冲隔离区。
15. 根据权利要求14所述用于MOS晶体管的隔离结构，其特征在于所述部分 重叠为NMOS隔离区和PMOS隔离区重叠部分沿有源区宽度方向的截面面 积为NMOS隔离区和PMOS隔离区沿有源区宽度方向的总截面面积的 0%~30%。
16. 根据权利要求13所述用于MOS晶体管的隔离结构，其特征在于氮离子的 注入能量为50 KeV 400 KeV。
17. 根据权利要求16所述用于MOS晶体管的隔离结构，其特征在于氮离子的 注入剂量为1015个/立方厘米~1022个/立方厘米。
18. 根据权利要求13所述用于MOS晶体管的隔离结构，其特征在于氧离子的 注入能量为50 KeV 400 KeV。
19. 根据权利要求18所述用于MOS晶体管的隔离结构，其特征在于氧离子的 注入剂量为1015个/立方厘米~1022个/立方厘米。
全文摘要
一种用于MOS晶体管的隔离结构形成方法，包括在半导体衬底的牺牲氧化层上形成第一光刻胶层，图案化第一光刻胶层，在半导体衬底上定义出PMOS有源区和PMOS隔离区；以第一光刻胶层为掩膜，通过牺牲氧化层向PMOS隔离区注入氮离子；去除第一光刻胶层；在牺牲氧化层上形成第二光刻胶层，图案化第二光刻胶层，在半导体衬底上定义出NMOS有源区和NMOS隔离区；以第二光刻胶层为掩膜，通过牺牲氧化层向NMOS隔离区注入氧离子；去除第二光刻胶层和牺牲氧化层；对半导体衬底进行退火，形成PMOS和NMOS隔离结构。经上述步骤，改善了PMOS和NMOS电性能。
文档编号H01L27/085GK101271866SQ20071003845
公开日2008年9月24日 申请日期2007年3月22日 优先权日2007年3月22日
发明者张步新, 媛 王 申请人:中芯国际集成电路制造(上海)有限公司