专利名称：半导体器件的制造方法及半导体器件的制作方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制造 方法及半导体器件。
背景技术：
半导体制作工艺是一种平面制作工艺，在同 一衬底的表面几微米形 成各种半导体器件，再通过连续的沉积和形成材料层的图形将其互相连接以具有完整的电子功能。对于同一衬底上的不同器件，其特性要求往 往也不相同，如，常常需要在同一村底上形成各种具有不同阈值电压要 求的器件。现有的器件中，对阈值电压的调整主要是通过对衬底的掺杂情况进 行调整而实现的。图1为现有器件的剖面示意图，如图1所示，该器件包括在衬底100上形成的栅极结构(栅氧化层101和多晶硅栅极102), 以该栅极结构为掩膜在器件的源/漏区处形成的轻掺杂漏区(LDD, Light Dope Drain)104，在栅极侧壁处形成的栅极侧壁层103,以及以该栅极 侧壁层103为掩膜形成的源/漏掺杂区105。其中，如图1中的杂质分布 110所示，对器件的衬底100进行了掺杂处理。该衬底内表层的杂质浓 度决定了器件的阈值电压衬底内表层的杂质浓度越高，工作时器件的 沟道越难以发生翻转，器件的阈值电压也就越高。PMOS器件中，常采用磷对衬底进行掺杂处理，NMOS器件中则常 采用硼对衬底进行掺杂处理，这两种杂质的扩散系数均较大。在器件的 阈值较高、所需注入的杂质较多时，衬底内的这两类杂质都会向衬底的 内部发生较为严重的扩散，形成如图1中110所示的杂质分布情况。图2为现有的不同阈值电压器件的特性测试结果示意图，如图2所 示，其中，横坐标为器件的饱和漏电流密度，纵坐标为器件的阈值电压， 图2中的201、 202和203分別是高、中、低三种阈值电压的器件的设定阈值电压随器件饱和漏电流密度的增大(即器件尺寸的减小)而变化的曲线，211、 212和213则分别是高、中、低三种阈值电压的器件的实际 阈值电压随器件饱和漏电流密度的增大而变化的曲线。由图2可以看到， 对于中、低阈值的器件，因其村底内的杂质浓度有限，其向内部的扩散 不算严重，随着器件尺寸的减小，其实际阈值电压与设定阈值电压仍保 持了较好的重合性。而对于高阔值的器件，因其衬底内杂质浓度较高， 向内部的扩散较为严重，得到的实际阈值电压的变化曲线211与设定阈 值电压的变化曲线201相比，则偏离较远，且随着器件尺寸的减小，这 一偏离现象会更为严重。这是因为随着器件尺寸的缩小，杂质向内扩散 而导致的短沟道效应减弱的现象会更加明显，结果表现为器件的特性随 器件尺寸的减小而偏离更为严重。由图2可以看出两个问题其一，当器件阈值电压较高时，其衬底 内的杂质浓度较高，会发生向衬底内扩散，引起器件特性发生偏离的问 题；其二，对于尺寸较小的器件，杂质向衬底内扩散引起的器件特性的 偏离更为严重。而在实际生产中，往往需要在同一衬底上形成尺寸各不 相同的高阈值的器件，由于上述原因的存在，仅仅通过改变掺杂条件来 同时实现对不同尺寸器件的特性的调整是很困难的。但是，如果采用对 不同尺寸的器件分别采用不同掺杂条件的方法来对其进行分别调整，则 需要增加光刻、掺杂处理等多步工艺步骤，延长了生产周期，增加了生 产成本，这种方法在实际生产中是不推荐使用的。解决这一 问题的另 一个方法是限制杂质在衬底内的扩散，使得不同质在衬底内的扩散，可以选用扩散系数较小的杂质，如N型的可以选用 砷或锑，P型的可以选用铟等。但采用这类扩散系数较小的杂质会导致 衬底出现较大的晶格损伤，使结漏电现象变得严重。为了改善因杂质向器件村底内部扩散而引起的器件特性偏离的问 题，于2006年2月22日公告的中国专利CN1243372C公开了一种器件表面沟道的处理方法，该方法在衬底内注入含硼的氟化硼化合物离子， 形成沟道掺杂层，再分别通过退火处理和氢气处理去除衬底内的氟离 子。该方法可以限制沟道内注入的杂质的扩散，但是该方法所用的工艺 复杂度较高，且只适用于NMOS器件，另外，该方法同样需要增加工 艺步骤，延长了生产周期，使得生产成本有所提高。发明内容本发明提供一种半导体器件的制造方法及半导体器件，以改善现有 的因杂质向衬底内部扩散而引起器件特性发生偏离的问题。本发明提供的一种半导体器件的制造方法，包括步骤 提供衬底；对所述衬底进行初始掺杂，在所述衬底内形成初始掺杂层，且所述 初始掺杂至少包含一次掺杂处理；对所述衬底进行目标掺杂，在所述衬底内形成目标掺杂层，且所述 目标掺杂中所用杂质的扩散系数小于所述初始掺杂中所用杂质的扩散 系数。其中，在进行初始掺杂的每一次掺杂处理前，均在所述衬底上分别 定义了各自的掺杂区域。如果目标掺杂区域与最后一次的初始掺杂区域 不相同，在对所述衬底进行目标掺杂前，还需要再在所述村底上定义目 标掺杂区域。且所述目标掺杂区域为最后一个(或每一个)所述各自的 掺杂区域的一部分。其中，当所述器件为PMOS器件时，所述初始掺杂为磷掺杂，所述 目标掺杂为砷或锑掺杂。当所述初始掺杂采用的是离子注入的方法时，磷的注入能量在30 至50Kev之间，注入剂量在0.7E13至1.2E13cnf2之间；当所述目标掺 杂采用的是离子注入的方法时，砷或锑的注入能量在20至70Kev之间， 注入剂量在4E12至9E12cm—2之间。其中，当所述器件为NMOS器件时，所述初始掺杂为硼掺杂，所 述目标掺杂为铟掺杂。本发明具有相同或相应技术特征的一种半导体器件，包括村底，所 述衬底内具有初始掺杂层和目标掺杂层，且所述目标掺杂层内杂质的扩 散系数小于所述初始掺杂层内杂质的扩散系数。其中，所述初始掺杂层至少由一个掺杂区域组成，且各所述掺杂区 域的掺杂浓度各不相同。其中，当所述器件为PMOS器件时，所述初始掺杂层内杂质为磷， 所述目标掺杂层内杂质为砷或锑。当所述器件为NMOS器件时，所述 初始掺杂层内杂质为硼，所述目标掺杂层内杂质为铟。与现有技术相比，本发明具有以下优点本发明的半导体器件的制造方法，分别采用扩散系数不同的两种杂 质对衬底进行掺杂处理，可以在对衬底的晶格损伤不严重的情况下，改 善因杂质扩散引起的器件特性发生偏离的现象。另外，本发明的半导体 器件的制造方法，不需要增加额外的工艺步骤，对生产周期和生产成本 均没有大的影响。利用本发明的制造方法制造出的半导体器件，其衬底内的掺杂层由 具有杂质扩散系数较大但对晶格影响较小的初始掺杂层，以及杂质扩散 系数较小但对晶格影响较大的目标掺杂层组成，既可以避免因衬底的晶 格损伤较为严重而造成的器件漏电流增大，又可以改善因杂质扩散引起 的器件特性发生偏离的现象。
图1为现有器件的剖面示意图；图2为现有的不同阈值电压器件的特性测试结果示意图； 图3为本发明的半导体器件的制造方法的流程图；图4为本发明第一实施例中的器件剖面图； 图5为本发明第一实施例的器件特性与现有的器件特性对比图； 图6为本发明第二实施例的进行离子注入处理的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合 附图对本发明的具体实施方式
做详细的说明。多适当的材料制作，下面是通过较佳的实施例来加以说明，当然本发明 并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替 换无疑地涵盖在本发明的保护范围内。其次，本发明利用示意图进行了详细描述，在详述本发明实施例时， 为了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不 应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽 度及深度的三维空间尺寸。为了改善因杂质向衬底内部扩散而引起器件的特性偏离的问题，本 发明提出了一种半导体器件的制造方法，该方法在提供衬底后，为了防 止扩散系数大的杂质导致的杂质向衬底内部扩散严重的问题，和扩散系 数小的杂质导致的衬底内晶格损伤严重的问题，将衬底内的掺杂分为了 两步进行首先利用扩散系数较大的杂质对村底进行初始掺杂，在该衬 底内形成初始掺杂层，因本步的掺杂浓度不高，所掺入的杂质即使扩散 系数较大也不会引起扩散严重的问题；然后，为了令器件的阈值电压等 参数达到设定的目标值，再利用扩散系数较小的杂质对衬底进行目标掺 杂，在衬底内形成目标掺杂层，并由初始掺杂层和目标掺杂层内的杂质 一起令衬底内表层的杂质浓度满足要求，制造出达到设定的阈值电压的 器件。采用本发明的半导体器件的制造方法，只需要掺入少量的扩散系数小的杂质，原因在于1、 在初始#^杂时已经在衬底内掺入了一定量的杂质，在利用扩散 系数小的杂质进行目标掺杂时仅需要再掺入较少量的杂质就可以实现 设定的器件阈值电压。2、 影响器件阈值电压较大的是衬底内约50nm左右的表层内的掺 杂浓度，对于扩散系数较小的杂质，其向衬底内部扩散的量很少，大部 分会停留在衬底内的表层，这样仅再掺入少量的杂质就可以令衬底内表 层的杂质浓度达到器件阈值电压的要求。本发明中掺入的杂质与现有的技术相比，掺入量有所减少，再加上 掺入的杂质中有部分变更为了扩散系数小的杂质，因此，采用本发明的 方法后，扩散到衬底的杂质量会有所减少，这改善了现有技术中出现的 短沟道效应减弱的现象，也改善了器件特性偏离的现象，可以在同一衬 底上实现不同尺寸的器件的阈值电压均与设定值相接近。另外，因为本 发明中所用到的扩散系数小的杂质的量较小，其对衬底内晶格的损伤有 限，不会对器件的结漏电产生大的影响。注意到，本发明中利用扩散系数大的杂质进行的掺杂称为初始掺 杂，形成的掺杂层相应地称为初始掺杂层；利用扩散系数小的杂质进行 的掺杂称为目标掺杂，形成的掺杂层相应地称为目标摻杂层。图3为本发明的半导体器件的制造方法的流程图，下面结合图3对 本发明的第 一 实施例进行详细介绍。首先，提供村底(S301)。本实施例中，该衬底为其上已形成了用于 隔离不同器件的浅沟槽隔离(STI, Shallow Trench Isolation)结构的硅衬 底。然后，对该衬底进行初始掺杂，在所述衬底内形成初始掺杂层 (S302)。本实施例中，假设要形成PMOS器件，则需要对其衬底进行N 型杂质的掺杂。该掺杂可以由多种方法实现，如高温炉扩散的方法、离子注入的方法等，本实施例中采用的是离子注入的方法，所用的杂质为 扩散系数较大、对晶格损伤较小、成本也较低的磷(P)，其注入的能量在30至50Kev之间，如为40Kev;注入的剂量在7E12至1.2E13cm—2之间, 如为9E13cm-2、 1.1E13cm'2等。由于本步初始掺杂的杂质浓度限制在了不高的程度，在后续进行需 要加热的工艺时，如快速热退火工艺，初始掺杂层内的杂质在衬底内的 扩散也会较轻。另外，衬底上具有多种器件，有的器件为NMOS器件，不需要对 村底进行N型掺杂、有的器件本身就不需要对村底进行任何掺杂，因此， 在本次初始掺杂前，通常需要先利用掩膜(一般是利用光刻技术形成的 光刻胶掩膜，也可以是硬掩膜)在所述衬底上定义出需要进行本次掺杂 的初始掺杂区域将不需要进行本次离子注入处理的区域保护起来，将 需要进行本次离子注入处理的区域曝露在外，以实现在衬底内选择性地 掺杂的目的。接着，对所述衬底进行目标掺杂，在所述衬底内形成目标掺杂层 (S303)。对于高阈值的器件，要求衬底内表层的杂质浓度较高，仅在其 内形成杂质浓度不高的初始掺杂层是不足以达到其的高阈值要求的。为 此，还要对其进行目标掺杂。该步目标掺杂同样也可以由各种掺杂方法 实现，如高温炉扩散的方法、离子注入的方法等。本实施例中，该目标 掺杂采用的仍是离子注入的方法，所用的杂质为扩散系数较小的砷(As) 或锑(Sb),其注入的能量在20至70Kev之间，如为30Kev、 40Kev或 60Kev;注入的剂量在4E12至9E12cm'2之间，如为5E12 cm-2、 7E12cm-2 等。由于本次目标掺杂采用的是扩散系数较小的杂质，即使在后续进行 需要加热的工艺时，该杂质在衬底内的扩散也不会很严重，而是会比较 集中于村底内的表层。这样，即使注入较少的剂量，在影响器件阈值电压中起主要作用的衬底内50nm左右的表层内的杂质浓度仍可以达到较 高的值，因此，要达到相同的阈值电压水平，采用这一扩散系数较小的 杂质的量可以相对较少。本实施例中的目标摻杂是针对与初始掺杂相同的区域进行的，此时 的目标掺杂区域与初始掺杂区域相同，可以不再专门进行目标掺杂区域 的定义，而是直接利用前面初始掺杂时的掩膜进行掺杂处理。也就是说， 本步的目标掺杂可以在进行初始掺杂后直接进行，不需要再经过光刻处 理等步骤。本实施例中，目标掺杂区域与初始掺杂区域相同，在进行初始掺杂 后，不需要再进行其他的步骤，就可以直接进行目标掺杂。因此，可以 利用同一离子注入设备一次完成初始掺杂和目标掺杂，即先进行初始 掺杂，然后再通过改变该设备的注入杂质源及注入条件，直接进行目标 掺杂。而在本发明的其他实施例中，目标掺杂区域与初始掺杂区域也可 能不同，如若衬底上某些器件的阈值较低，只要进行初始掺杂后就满足 了其阈值要求，而另一些器件的阁值较高，还需要利用目标掺杂进一步 增加其衬底内表层的杂质浓度，提高其阈值电压。这种情况下，目标掺 杂区域仅为初始掺杂区域的一部分，因此，在进行初始掺杂后，进行目 标掺杂前，还需要再进行一次光刻处理，在衬底上定义出目标掺杂区域。 此时的初始掺杂和目标掺杂只能分两次进行。在本发明的其他实施例中，初始掺杂和目标掺杂还可以利用不同的 离子注入设备完成，甚至可以分别用不同的掺杂方法完成，如初始掺杂 利用杂质扩散的方法实现，目标掺杂利用离子注入的方法实现等。图4为本发明第一实施例中的器件剖面图，如图4所示，对于初始 掺杂中采用的扩散系数较大的杂质，其浓度不是很高，向衬底内扩散得 较轻；对于目标掺杂中采用的扩散系数较小的杂质，其向衬底内部的扩 散也会很有限，因此，如图中401所示，采用本发明的方法形成的器件内形成的杂质分布较为集中，与前面图1中所示的利用现有技术形成的 杂质分布110相比，其衬底内的表层杂质浓度相当，扩散至衬底内部的 杂质则要减少许多。这种杂质分布有利于改善器件因杂质向衬底内部扩 散而引起的器件的特性发生偏离的现象。图5为本发明第一实施例的器件特性与现有的器件特性对比图，如 图5所示，其中，横坐标为器件的饱和漏电流密度，纵坐标为器件的阈值电压，图中空心三角形的数据点501为现有的器件的各特性数据点， 空心菱形的数据点502为本发明第一实施例的器件的各特性数据点，实 心矩形的数据点503为设定的器件各特性数据点。可以看到，采用本发 明的半导体器件的制造方法后，因器件在衬底内的扩散现象有所缓解， 短沟道效应减轻的现象有所改善，器件的阈值电压也随之下降，接近了 设定值。表明现有的因杂质向衬底内部扩散而导致的器件特性发生偏离 的现象已得到改善。此外，实际生产中，通常会需要在同一衬底上制造多种具有不同阈 值电压的器件，本发明的第二实施例介绍的就是利用本发明的思路制造 多种具有不同阈值电压的器件的方法。下面仍结合图3对本发明的第二 实施例进行详细介绍。首先，提供衬底(S301)。本实施例中的衬底为已形成STI结构后的 硅衬底。然后，对该衬底进行初始掺杂，在所述衬底内形成初始掺杂层 (S302)。本实施例中，需要在同一衬底上形成低、中、高三种阈值电压 的器件。而为了形成阈值电压不同的器件，需要在衬底内表层形成三种 不同的杂质浓度。此时，初始掺杂可以包含多次掺杂处理。图6为本发明第二实施例的进行离子注入处理的示意图，如图6所 示，要在衬底100上分别形成由多个由STI结构600相互隔离开的具有 低、中、高三种阈值电压的器件，可以分别由不同的掩膜版在衬底上形成不同的掩膜图形后，再分多次进行离子注入处理来实现。A) 在进行第一次离子注入处理前，利用掩膜版601对衬底进行光刻处理，在衬底上定义第一次掺杂区域，该区域包括了衬底上具有低、中、高三种阈值电压的器件所对应的区域610、 620和630，其在进行离 子注入处理611时均曝露在外，以同时实现对三种不同阈值电压的器件 的衬底内表层的掺杂。该第一次离子注入处理所采用的是适于低阈值器 件的工艺条件，在本次离子注入后，610区域的掺杂浓度应该可以满足 其器件的阈值电压要求。因本次注入的杂质浓度较低，扩散也会较轻， 可以选用扩散系数较大、对晶格损伤小的杂质，如对于PMOS器件，可 以选用磷，对于NMOS器件，则可以选用硼。B) 在进行第二次离子注入处理前，再利用掩膜版602对衬底进行 光刻处理，在衬底上定义第二次掺杂区域，因为在经过第一次离子注入 处理611后，衬底上低阈值器件的村底内表层的杂质浓度已能满足其阈 值电压要求，不需要再对其进行离子注入处理，因此，在第二次掺杂处 理621前利用掩膜版602形成的第二次掺杂区域不再包括与低阈值器件 对应的区域610,只包括了与中、高阈值电压的器件相对应的区域620 和630，也只实现了对与中、高阈值电压的器件相对应的衬底内表层的 掺杂。该第二次离子注入处理621所采用的是适于中阈值器件的工艺条 件，即，本次注入后，区域620和630的衬底内表层的杂质浓度应该可 以满足中阈值器件的要求。通常而言，中阈值器件的注入杂质浓度也不 算高，不会有严重的扩散问题出现，因此，对于PMOS器件，其所注入 的杂质同样可以选用磷，对于NMOS器件，其所注入的杂质也可以仍 选用硼。两次离子注入处理后，村底上要形成低、中阈值的器件的对应区域 的杂质浓度已满足要求，但对于要形成高阈值器件的对应区域，其杂质 浓度仍不够高，需要再对其进行掺杂处理。但是，考虑到如果衬底内注入的杂质浓度较高，会引起较为严重的杂质扩散问题，本实施例中，对 高阈值器件的掺杂改用了采用扩散系数小的杂质进行的目标掺杂。在采用扩散系数较大的杂质形成初始掺杂层后，对衬底进行目标摻杂，在所述衬底内形成目标^^杂层(S303),以满足高阈值器件的衬底内 表层的杂质浓度要求。在进行目标掺杂前，利用掩膜版603对衬底进行 光刻处理，在衬底上定义出目标掺杂区域，因为此时只需要对衬底上高 阈值器件对应的区域630进行掺杂处理，该目标掺杂区域只包括了区域 630，这样，在进行目标掺杂(离子注入处理)631时，仅有高阔值电压的 器件沟道对应的区域630内的杂质浓度得到了补充，对其阔值进行了调 整。本实施例中，该步目标掺杂采用的也是离子注入的方法，其注入的 杂质是扩散系数较小的杂质，如对于PMOS器件可以是砷或锑，对于 NMOS器件可以是铟。本步注入的能量可以在20至70Kev之间，如为 30Kev、 40Kev或60Kev;注入的剂量可以在4E12至9E12cm—2之间， 如为5E12cm-2、 7E12cm.2等。本发明的第二实施例中，在完成中阈值器件的掺杂后，为了防止杂 质扩散，在对高阔值器件进行掺杂处理时，直接采用了扩散系数小的杂 质。在本发明的其他实施例中，如果中阈值器件所需的注入衬底的杂质 浓度不高，即使再注入一些扩散系数大的杂质也不会在衬底内引起较为 严重的扩散问题，则也可以将后面针对高阈值器件进行的掺杂处理分两 步处理，第一步仍是利用扩散系数大的杂质进行初始掺杂，第二步再利 用扩散系数小的杂质进行目标掺杂。此时，这两步掺杂前所定义的掺杂 区域是相同的，只需要在利用扩散系数大的杂质进行初始掺杂前利用光 刻技术进行一次掺杂区域的定义即可。利用本发明的半导体器件的制造方法形成的半导体器件，包括衬 底，所述衬底内具有初始掺杂层和目标掺杂层，且所述目标掺杂层内杂 质的扩散系数小于所述初始掺杂层内杂质的扩散系数。另外，对于衬底内需要形成多种阈值电压器件的情况，所述初始掺 杂层至少会由一个掺杂区域组成，且各所述掺杂区域的掺杂浓度各不相 同，以分别用于形成各种低、中、高阈值电压的器件。当所述器件为PMOS器件时，初始掺杂层内杂质为磷，目标掺杂层 内杂质为砷或锑，或者也可以是初始掺杂层内杂质为砷，目标掺杂层内杂质为锑；当所述器件为NMOS器件时，初始4参杂层内杂质可以为硼， 目标掺杂层内杂质可以为铟。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明， 任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能 的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的 范围为准。
权利要求
1. 一种半导体器件的制造方法，其特征在于，包括步骤提供衬底；对所述衬底进行初始掺杂，在所述衬底内形成初始掺杂层，且所述初始掺杂至少包含一次掺杂处理；对所述衬底进行目标掺杂，在所述衬底内形成目标掺杂层，且所述目标掺杂中所用杂质的扩散系数小于所述初始掺杂中所用杂质的扩散系数。
2、 如权利要求1所述的制造方法，其特征在于在进行初始掺杂 的每一次摻杂处理前，均在所述衬底上分别定义了各自的掺杂区域。
3、 如权利要求2所述的制造方法，其特征在于在对所述衬底进 行目标掺杂前，还在所述衬底上定义了目标掺杂区域。
4、 如权利要求3所述的制造方法，其特征在于所述目标掺杂区 域为所述各自的掺杂区域的一部分。
5、 如权利要求1所述的制造方法，其特征在于当所述器件为PMOS 器件时，所述初始掺杂为磷掺杂，所述目标掺杂为砷或锑掺杂。
6、 如权利要求5所述的制造方法，其特征在于当所述初始掺杂 采用的是离子注入的方法时，磷的注入能量在30至50Kev之间，注入 剂量在0.7E13至1.2E13cm—2之间。
7、 如权利要求5所述的制造方法，其特征在于当所述目标掺杂 采用的是离子注入的方法时，砷或锑的注入能量在20至70Kev之间， 注入剂量在4E12至9E12cm々之间。
8、 如权利要求1所述的制造方法，其特征在于当所述器件为 NMOS器件时，所述初始掺杂为硼掺杂，所述目标掺杂为铟掺杂。
9、 一种半导体器件，包括衬底，其特征在于所述衬底内具有初 始掺杂层和目标掺杂层，且所迷目标掺杂层内杂质的扩散系数小于所述初始掺杂层内杂质的扩散系数。
10、 如权利要求9所述的半导体器件，其特征在于所述初始掺杂 层至少由一个摻杂区域组成，且各所述掺杂区域的掺杂浓度各不相同。
11、 如权利要求9所述的半导体器件，其特征在于当所述器件为 PMOS器件时，所述初始掺杂层内杂质为磷，所述目标掺杂层内杂质为 砷或锑。
12、 如权利要求9所述的半导体器件，其特征在于当所述器件为 NMOS器件时，所述初始掺杂层内杂质为硼，所述目标掺杂层内杂质为 铟。
全文摘要
本发明公开了一种半导体器件的制造方法及半导体器件，该制造方法包括步骤提供衬底；对所述衬底进行初始掺杂，在所述衬底内形成初始掺杂层，且所述初始掺杂至少包含一次掺杂处理；对所述衬底进行目标掺杂，在所述衬底内形成目标掺杂层，且所述目标掺杂中所用杂质的扩散系数小于所述初始掺杂中所用杂质的扩散系数。本发明的半导体器件的制造方法及半导体器件可以在对衬底的晶格损伤不严重的情况下，改善因杂质扩散引起的器件特性发生偏离的现象。
文档编号H01L29/36GK101271837SQ20071003844
公开日2008年9月24日 申请日期2007年3月22日 优先权日2007年3月22日
发明者施雪捷 申请人:中芯国际集成电路制造(上海)有限公司