专利名称：Mcm(多晶粒模块)之交直流转换器的制作方法
技术领域：
本发明涉及一种新的封装技术，尤其是应用在多种异类组件之封装整合技术领域中。
技术背景按一般现在所有的封装(Package)范畴皆可称为"SIP"(SINGLE IN LINE PACKAGE),即单排 直插封装，为封装基片由电联接之端子dl~dm接头齐平接线端之多个接线端;其所占用的封装 基片之使用面积非常庞大;又， 一般绝缘基片必须利用一引线框架，来装配到该封装基片上， 故生产时所耗费的成本较高、时间较长，非常不具经济效益;因此如何提供一种可解决上述问 题之多晶粒模块器件，是为激发本案发明人之发明动机。发明目的有鉴于此，本案发明人乃以其本身从事相关行业多年经验、及不断的思虑研究，终使本 发明得以诞生，其首要之目的乃在提供一种多晶粒模块器件，也同时解决了原来技术的缺点。本发明系对多个单元在绝缘基片上电联接的器件，其主要结构系为在该多晶粒模块中， 该单元的部分或全部的接线采用接线柱，并在该绝缘基片端部的部分表面形成导电层，且不 需耍利用引线框架而可直接插入封装基片与封装基片的印刷电路板中并以焊锡粘接之结构， 俾使本创作之成本大幅下降。且重量也相对减轻。对现有的封装(Package)系以"SIP"(SINGLE IN LINE PACKAGE)为主，即单排直插封装;本发 明不仅仅可为"SIP"，并利用该端部的双面金属可简单的实现"DIP"(DOUBLE IN LINE PACKAGE)即双排直插封装，其可在粘接部分得到双倍的引脚数，故本发明即达成立体单元 分布、实现多单元密度。减少封装基片面积的效果；且，本发明利用焊锡粘接至封装基片的 多重布线基片之两面，使本发明达到縮小体积之功效;另，本发明系为垂直装配，其占用封装 基件之面积减少到10分之1以下，非常有利于该封装基件之小型化;又，如上所述，从基本 结构的简化，俾使本发明很容易制造出多种的结构，并可简单快速的构造出范围较广之应用 线路。
具体实施方式
为使贵审査委员方便了解本发明之内容，及所能达成之功效、兹配合图式列举一具体 实施例，详细介绍说明如下图号说明 1..绝缘基片 2..封装基片 3..树脂 4..焊锡 5..接线柱6..晶粒7..接线端8..印刷线路B、 C、 D、 E..单元a. .隔离层b. .基极c. .集电区所使用的外延层d. .埋层e. .深集电极掺杂层f. .射极A..多重布线基片 图示说明第一图之(A)系为单排直插封装之示意图。第一图之(B)系为本发明之示意图。第一图之(A — l)系为第一图之(A)之纵剖平面示意图。第一图之(B-1)系为第一图之(B)之纵剖平面示意图。第二图系为接线柱电极单元之示意图。第三图之(A)系为本发明与其它单元同时装配于封装基片上之平面示意图。第三图之(B)系为第三图之(A)之侧视剖面图。第四图之(A)系为两面装置组件的绝缘基片放大实施例。第四图之(B)系为第四图之(A)绝缘基片的局部与封装基片互相接合之实施例。第五图系为绝缘基片的单面全部或部分之印刷线路之示意图。第六图之(A)系为一般的晶粒之剖面图。第六图之(B)系为晶粒用焊锡粘接到绝缘基件之局部示意图。第六图之(C)系为晶粒用焊锡粘接到多重布线基片之示意图。请参阅第一图所示，其中第一图之(A)可以称为"SIP"(SINGLE IN LINE PACKAGE),即单 排直插封装，为封装基片由电联接之端子dl dm接头齐平接线端之多个接线端;该第一图之(B) 可称为"DIP"(DOUBLE IN LINE PACKAGE)即双排直插封装，为封装基片2由电联接之端子 el~em，其中该端子透过机械分离为梳状，并且该端子之表面及内部可有独立的电联接；将该图一之(A)与(B)相比，由上述知该(B)比(A)多两倍的接线端;用在本发明中，因垂直装 配于封装基片上，可有效縮小该封装基片的面积；另，将图一之(A-1)与(B-1)相比，其中该(A-1)之单元C，因该电联接之端子dl dm接头 为单面构造，故其亦为单面构造;该(B-l)透过绝缘基片1为双面设计之印刷电极或采用多重印 刷电路板，其中该端子el em可以从该绝缘基片l两面引出，并且(B-1)之单元C也可以在该 绝缘基片1两面构造出来，即达成立体单元分布、实现多单元密度、减少封装基片面积 的效果。请参阅第二图所示，其中该凸起物为接线柱5电极单元，且dl dm系以金、银、铜为焊锡等单层、双层或合金之电极。请参阅第三图之(A)所示，其中B、 C、 D、 E各为封装基片2上装配之单元所举的例子。请参阅第三图之(B)所示，其为第三图之(A)之侧视剖面图，并作为本发明之应用例，透过 A图、B图的E作比较，可直觉发现，其所占用封装基片1之面积大幅减小。请参阅第四图之(A)所示，该单元bl bm、单元dl dm为有接线柱5构造，并装配在绝缘 基片1的两侧，其中将该单元bl bm、单元dl dm之接线柱5和绝缘基片1间填充导热良好 的树脂3，俾使该单元达到散热良好之功效;又单元cl~cm为无接线柱构造且与该单元bl~bm、 单元dl dm同样装配在绝缘基片1的两侧。请参阅第四图之(B)所示，其中该绝缘基片1两面分别的独立电极利用焊锡4粘接到该封 装基片2，当然即使两面电极也不必全部采用独立电极。请参阅第五图所示，在绝缘基片l的配线部分，其中该单面全部或部分做了印刷线路8， 并达到了额外的散热片作用;在实际使用中， 一般印刷线路8的厚度只有一种，且不能作特定 的散热片，如果不是特定使用时，当然可以毫无疑问的适用。请参阅第六图所示，其中该第六图之(A)所示，其中a表示隔离、b为基极、c为集电区所 使用的外延层、d为埋层、e为深集电极掺杂层、f为射极、gl gm为接线柱5。其中请参阅 第六图之(B)所示，其系为将该第六图之(A)晶粒6接线柱5gl gm利用焊饧4粘接至绝缘基片 l上之局部放大图；又，请参阅第六图之(C)所示，其系为将该第六图之(A)所示之晶粒6，'利 用焊锡4粘接至封装基片的多重布线基片A之两面，使本发明达到縮小体积之功效。为使本发明更加显现出其进步性与实用性，兹将其优点列举如下 1、绝缘基片可不需要用到引线框架直接装配到封装基片上，故使成本大幅下降、且重量减轻。2 、绝缘基片可垂直装配于封装基片上，故使该封装基片之面积大幅减少。3、 可在绝缘基片之两面多重布线，使本发明达到缩小体积之功效。4、 透过绝缘基片内，部份或全部覆盖金属层，使本发明达到简单方便且有效的散热。5、 透过绝绿基片为双面设计之印刷电极或采用多重印刷电路板，即达成立体单元分布、实 现多单元密度、减少封装基片面积的效果。6、 由于无需压焊工程，故使本发明易于大量生产、生产周期縮短。 7 、具产业利用价值。8、具实用性。以上所述，仅系本发明之较佳实施例而已，举凡利用本发明上述之技术及方法所做之变 化，均应包含于发明之权利范围。综上所述，本发明诚己符合发明专利之申请要件，爱依法提出申请，祈请钧局审查委 员明鉴，并赐予本创作专利权，实感德便。
权利要求
1. 本发明系提供一种多晶粒模块器件，其系对多个单元在绝缘基片上电联接的器件；其特征在于其引脚采用国际标准并构筑在绝缘基片上的单元之全部或部份电极形成引出接线柱，且为该绝缘基片和封装基片间的电联接在该绝缘基片端部单面或双面形成接脚金属层并结合上述该引脚对端部加工，使其可直接用于封装基片的结构；
2 、依申请专利范围第1项所述之一种多晶粒模块器件，其中该绝缘基片层可多层化；
3、 依申请专利范围第l项所述之一种多晶粒模块器件，其中该绝缘基片上的电联接加入绝 缘层，俾可进行多重布线；
4、 依申请专利范围第l项所述之一种多晶粒模块器件，其中该绝缘基片与封装基片之电联 接的金属层可以单面或双面联接；
5、 依申请专利范围第4项所述之双面金属层，其通过两绝缘，俾可作为两引脚使用；
6、 依申请专利范围第4项所述之双面金属层，其可以综合单面或双面使用；
7、 依申请专利范围第l项所述之一种多晶粒模块器件，其中该绝缘基片的某一面，如用其 反面做为电气布线使用，其导电金属的厚度可以部分或全部不同；
8、 依申请专利范围第l项所述之一种多晶粒模块器件.其中该接线柱电极的绝缘基片和单 元表面间之空间(空隙).考虑热傅导的因素，俾可进行适当之绝缘物填充；
9、 依申请专利范围第l项所述之一种多晶粒模块器件，其中该绝缘基片的单面之部分或全 部可用作密度性散热应用；
10 、依申请专利范围第1项所述之一种多晶粒模块器件，其中该绝缘基片可在表面装置组件。
全文摘要
提供一多晶粒模块器件，其系对多个单元在绝缘基片上电联接的器件，其主要结构系为；在该多晶粒模块中，该单元的部分或全部的接线采用接线柱，并在该绝缘基片端部的部分表面形成导电层，且不需要利用插座而可直接插入封装基片与封装基片的印刷电路板中并以焊锡粕接之结构。对现有的封装(Package)系以″SIP″(SINGLE IN LINE PACKAGE)为主，即单排直插封裴；本发明不仅仅可为″SIP″，并利用该端部的双面金属可简单的实现″DIP″(DOUBLE IN LINEPACKAGE)即双排直插封装之优点；另外，本发明系为垂直装配，其占用封装基件之面积减少到10分之1以下，非常有利于该封装基件之小型化。又，如上所述，从基本结构的简化，很容易制造出多种的结构，并可简单快速的构造出范围较广之应用线路。
文档编号H01L25/00GK101232005SQ200710077618
公开日2008年7月30日 申请日期2007年1月24日 优先权日2007年1月24日
发明者陈庆丰 申请人:贵阳华翔半导体有限公司