专利名称：形成半导体器件的精细图案的方法
技术领域：
本发明涉及制造半导体器件的方法，更具体地说，涉及形成硬掩模图案的方法，以获得精细的图案。
背景技术：
为了制造越来越小的半导体器件，图案的尺寸也变得更小。为获得精细的图案，已经进行研究来改进光阻和光刻设备。
虽然在光刻技术中已应用KrF(248nm)或ArF(193nm)作为曝光光源，但是也已尝试使用短波长光源，例如F2(157nm)或EUV(13nm)。
然而，当应用诸如F2或EUV之类的新光源时，需要新的曝光设备，从而导致制造成本增加。此外，新光源所带来的数值孔径的增加则降低了焦深范围。
此外，难以制造具有精细图案的高集成度的半导体器件，这是因为从使用短波长光源的曝光设备所得到的图案分辨率限制于0.1μm的缘故。
发明内容
本发明的各种实施例旨在提供一种在半导体器件上形成精细图案的方法，该方法包括在两种硬掩模薄膜上的双重蚀刻工序，而每种硬掩模薄膜具有不同的蚀刻选择性。
依据本发明的实施例，形成半导体器件的精细图案的方法包括以下步骤在形成于半导体基板之上的底层上，形成宽度为W1、厚度为T1的第一硬掩模图案；在所得结构上形成平坦型的第二硬掩模薄膜，并且将所述第二硬掩模薄膜平坦化，以露出所述第一硬掩模图案；将所述第一硬掩模图案从顶面除去T2(0＜T2＜T1)厚度；在所述第二硬掩模薄膜上进行修蚀工序，以形成具有倾斜侧壁的第二硬掩模图案；在所述第二硬掩模图案上进行第二修蚀工序，以将所述第二硬掩模图案和所述第一硬掩模图案分开，并且形成宽度W2的第三硬掩模图案；以及使用所述第一硬掩模图案和所述第三硬掩模图案作为蚀刻掩模，对所述底层进行图案化。
在一个实施例中，形成半导体器件的图案的方法包括在形成于半导体基板之上的底层上，形成具有第一宽度和第一厚度的第一硬掩模图案。在所述第一硬掩模图案上形成第二硬掩模薄膜。除去所述第二硬掩模薄膜，至少直到所述第一硬掩模图案露出为止。除去露出的所述第一硬掩模图案的上部，使得所得到的第一硬掩模图案的上表面低于所述第二硬掩模薄膜的上表面。在所述第二硬掩模薄膜上进行第一修蚀工序，以形成具有倾斜侧壁的第二硬掩模图案。在所述第二硬掩模图案上进行第二修蚀工序，以将所述第二硬掩模图案转变成具有第二宽度的第三硬掩模图案，从而在所述底层的露出部分上一起形成所述第一硬掩模图案和所述第三硬掩模图案。使用所述第一硬掩模图案和所述第三硬掩模图案作为蚀刻掩模，对所述底层进行图案化。
在另一实施例中，在基板上形成图案的方法包括在底层之上形成具有第一结构和第二结构的第一硬掩模图案，所述第一结构和所述第二结构限定第一空间并且使所述底层的一部分露出。在所述第一硬掩模图案之上并且在所述第一空间内形成第二硬掩模薄膜，所述底层基本上被所述第一硬掩模图案和所述第二硬掩模薄膜所覆盖。除去所述第二硬掩模薄膜，以提供限定于所述第一空间内的第三结构，使得所述第一硬掩模图案的第一结构和第二结构露出。蚀刻所述第三结构，以在所述第一结构和所述第三结构之间限定第二空间，并且在所述第二结构和所述第三结构之间限定第三空间，所述第二空间和所述第三空间都使所述底层的一部分露出。蚀刻所述底层的由所述第二空间和所述第三空间所露出的部分。
在另一实施例中，该方法还包括除去露出的所述第一结构和所述第二结构的上部，直到所述第一结构和所述第二结构的高度低于所述第三结构的高度为止。蚀刻所述第三结构，直到所述第三结构的厚度与所述第一结构的厚度基本上相同为止。所述底层可以是所述基板的一部分，或者可以是设置于所述基板之上的一层。
在另一实施例中，对基板形成图案的方法包括在底层上形成具有第一结构和第二结构的第一硬掩模图案。所述第一结构和所述第二结构限定第一空间并且使所述基板的一部分露出。在所述第一硬掩模图案之上并且在所述第一空间内形成第二硬掩模薄膜，所述底层基本上被所述第一硬掩模图案和所述第二硬掩模薄膜所覆盖。除去所述第二硬掩模薄膜，以提供限定于所述第一空间内的第三结构，使得所述第一硬掩模图案的第一结构和第二结构露出。蚀刻所述第三结构，直到所述第一结构、所述第二结构和所述第三结构限定出给定的图案为止，所述给定的图案使所述底层的一部分露出。蚀刻所述底层，以使所述给定的图案转移到所述底层。
在另一实施例中，该方法还包括除去露出的所述第一结构和所述第二结构的上部，直到所述第一结构和所述第二结构的高度低于所述第三结构的高度为止。蚀刻所述第三结构，直到所述第三结构的厚度与所述第一结构的厚度基本上相同为止。
图1a到图li为示出依据本发明实施例的形成半导体器件的精细图案的方法的横截面图。
具体实施例方式
下面参照附图详细地描述本发明。
图1a示出在底层113之上的第一硬掩模薄膜115，该底层113形成在半导体基板111之上。在所得的结构上涂布光阻膜。
用置于该光阻膜之上的曝光掩模来进行曝光工序。再进行显影工序，以形成光阻图案116。底层113由用于字线、位线或金属线的材料形成。第一硬掩模薄膜115由其蚀刻选择性不同于底层113的蚀刻选择性的材料形成。第一硬掩模薄膜由选自以下物质所构成的群组中的材料形成多晶硅、氧化物膜、氮化物膜、金属及其组合。
图1b示出使用光阻图案作为蚀刻掩模来蚀刻第一硬掩模薄膜，以形成第一硬掩模图案115-1。第一硬掩模图案115-1的宽度为W1、厚度为T1。然后除去光阻图案。
在形成光阻图案的曝光工序中，图案可以设计成具有最小的线宽和最小的间距，并且进行增加曝光能量和曝光时间的过度曝光工序，以使光阻膜位于曝光掩模的遮蔽区域的侧面曝光。结果，显影工序后所得到的光阻图案的最小线宽(W1)，是使用传统光刻设备所能图案化的最小间距，亦即对应于所用设备的分辨率极限。
图1c示出形成于所得结构之上的第二硬掩模薄膜117。第二硬掩模薄膜117由其蚀刻选择性不同于第一硬掩模薄膜的蚀刻选择性的材料形成。第二硬掩模薄膜可以由有机膜或无机膜形成。
可以使用由旋涂工序所形成的有机膜。一般来说，光阻膜或抗反射膜可以用作有机膜。例如，有机膜在韩国专利公开No.1984-0003145和No.1985-0008565、US5,212,043(1993年5月18日)、WO97/33198(1997年9月12日)、WO96/37526(1996年11月28日)、US5,750,680(1998年5月12日)、US6,051,678(2000年4月18日)、GB2,345,286A(2000年7月5日)、US6,132,926(2000年10月17日)、US6,225,020B1(2001年5月1日)、US6,235,448B1(2001年5月22日)、和US6,235,447B1(2001年5月22日)中有所描述，所有这些专利文献以引用形式按所允许的程度并入本文中。
具体而言，光阻膜包含选自由以下物质所构成的群组中的主剂聚乙烯基苯酚类、聚羟基苯乙烯类、聚降冰片烯类、聚金刚烷基类、聚酰亚胺类、聚丙烯酸酯类、聚甲基丙烯酸酯类、聚氟类及其组合。更具体而言，光阻膜的主剂包含选自由以下物质所构成的群组中的聚合物ROMA类聚合物(包含开环的顺丁烯二酸酐重复单元)、COMA类聚合物(包含环烯烃重复单元、顺丁烯二酸酐重复单元、甲基丙烯酸酯或丙烯酸酯重复单元)及其混合型聚合物。抗反射膜由选自以下树脂构成的群组中的树脂形成苯胺树脂、三聚氰胺衍生树脂、碱溶性树脂、丙烯酸酯树脂、环氧树脂及其组合。
无机膜可以包括氧化物膜、氮化物膜或多晶硅层。可以依据应用来使用其它类型的膜/层作为无机膜。
例如，当第一硬掩模图案115-1由多晶硅层形成时，第二硬掩模薄膜是有机膜(例如光阻膜)。
使第二硬掩模薄膜117平坦化，直到第一硬掩模图案115-1露出为止，如图1d所示。平坦化工序可以通过化学机械抛光(CMP)法来进行，或者采用蚀刻气体通过回蚀法来进行，所述蚀刻气体选自由以下气体所构成的群组中N2、O2、Ar、H、Cl及其组合。
图1e示出由回蚀法从顶面除去给定厚度(T2)的第一硬掩模图案115-1，其中0＜T2≤1/3T1。所得到的第一硬掩模图案115-1的厚度为T3(0＜T3＜T1)。当使用回蚀法时，通过使用过度蚀刻方法，使得第一硬掩模图案115-1的高度降低成低于第二硬掩模薄膜的高度。
使用选自以下气体所构成的群组中的蚀刻气体进行回蚀工序CF4、C12、HBr及其组合。例如，当第二硬掩模薄膜是有机膜并且第一硬掩模薄膜是多晶硅膜时，使用CF4作为蚀刻气体。
图1f示出具有倾斜侧壁的第二硬掩模图案117-1，其是在图1e的所得结构上进行第一修蚀工序而得到的。
在以下条件下进行第一修蚀工序，所述条件即，第二硬掩模图案的蚀刻选择性∶第一硬掩模图案的蚀刻选择性＝(9～10)∶1，该第一修蚀工序使用选自由以下气体所构成的群组中的蚀刻气体CF4、N2、O2、Ar、H及其组合。在本实施例中，使用包括O2、CF4和Ar作为主要成分(浓度比例为O2∶CF4∶Ar＝1∶(7～10)∶(25～45))的蚀刻气体来进行第一修蚀工序。
例如，当第一硬掩模图案是多晶硅层并且第二硬掩模薄膜是有机膜(特别是光阻膜)时，以3～4sccm(每分钟标准毫升)的O2、30sccm的CF4和130sccm的Ar作为蚀刻气体进行第一修蚀工序。
进行第一修蚀工序(例如，回蚀工序)以蚀刻第二硬掩模薄膜，直到底层露出为止。置于第一硬掩模图案和第二硬掩模图案之间的底层部分露出。在本实施例中，由于第二硬掩模薄膜的侧面通过回蚀工序露出，所以露出的第二硬掩模薄膜的角落会受到蚀刻气体的影响，从而第二硬掩模图案的侧面变成倾斜的。
图1g示出通过第二修蚀工序而得到的第三硬掩模图案117-2，其宽度(W2)与第一硬掩模图案115-1的宽度基本上相同。
在以下条件下进行第二修蚀工序，所述条件即，第二硬掩模图案的蚀刻选择性∶第一硬掩模图案的蚀刻选择性＝(9～10)∶1，该第二修蚀工序使用选自由以下气体所构成的群组中的蚀刻气体CF4、N2、O2、Ar、H及其组合。在本实施例中，使用包括O2、CF4和Ar作为主要成分(浓度比例为O2∶CF4∶Ar＝1∶(40～80)∶(25～50))的蚀刻气体来进行第二修蚀工序。
例如，当第一硬掩模图案是多晶硅层并且第二硬掩膜是有机膜(特别是光阻膜)时，以1～2sccm的O2、80sccm的CF4和50sccm的Ar作为蚀刻气体进行第二修蚀工序。
调整第二修蚀工序的蚀刻时间，而使第三硬掩模图案117-2的宽度(W2)与第一硬掩模图案115-1的宽度(W1)基本上相同，并且第三硬掩模图案117-2形成为距第一硬掩模图案成给定的距离。第三硬掩模图案的厚度为T4(0＜T4＜T3)。
图1h示出通过用第一硬掩模图案和第三硬掩模图案作为蚀刻掩模而进行一般蚀刻工序所得到的底层图案113-1。
图li示出在所得结构上进行后续清洗工序以除去第一硬掩模图案115-1和第三硬掩模图案117-2而所得到的底层图案113-1。
依据本发明的实施例，具有小间距的第三硬掩模图案通过双重蚀刻工序(包括第一修蚀工序和第二修蚀工序)而形成于第一硬掩模图案之间。因此，当使用第一硬掩模图案和第三硬掩模图案作为蚀刻掩模来蚀刻底层时，可以获得传统光刻设备所无法得到的精细图案。
此外，容易确保蚀刻工序的重合度、布置程度、蚀刻限度，并且可能减少半导体器件的制造成本和工序时间。
本发明的上述实施例是示例性的而非限制性的。例如，使用术语“第一硬掩模薄膜”、“第二硬掩模薄膜”、“第一硬掩模图案”、“第二硬掩模图案”、“第三硬掩模图案”来描述上述实施例。然而，它们是出于示例性的目的而使用。如本领域技术人员所理解的那样，本发明可以使用并非硬掩模薄膜(或硬掩模图案)的掩模薄膜(或掩模图案)来实施。可能有各式各样的替代方案和等效方案。本发明并不限于本文所述的光刻步骤。本发明也不限于任何特定类型的半导体器件。例如，本发明可以应用于动态随机存取存储器(DRAM)或非易失性存储器中。考虑到本发明所公开的内容，其它的增加、减少或修改是显而易见的，并且应当落入所附权利要求的范围内。
本申请要求分别于2006年2月24日和2006年12月21日提交的韩国专利申请No.10-2006-0018144和No.10-2006-0131936的优先权，其全部内容以引用的方式并入本文。
权利要求
1.一种用于形成半导体器件的图案的方法，该方法包括在形成于半导体基板之上的底层上，形成具有第一宽度和第一厚度的第一硬掩模图案；在所述第一硬掩模图案上形成第二硬掩模薄膜；除去所述第二硬掩模薄膜，至少直到所述第一硬掩模图案露出为止；除去露出的所述第一硬掩模图案的上部，使得所得的所述第一硬掩模图案的上表面低于所述第二硬掩模薄膜的上表面；在所述第二硬掩模薄膜上进行第一修蚀工序，以形成具有倾斜侧壁的第二硬掩模图案；在所述第二硬掩模图案上进行第二修蚀工序，以将所述第二硬掩模图案转变成具有第二宽度的第三硬掩模图案，使得所述第一硬掩模图案和所述第三硬掩模图案一起使所述底层的一部分露出；以及使用所述第一硬掩模图案和所述第三硬掩模图案作为蚀刻掩模，对所述底层进行图案化。
2.根据权利要求1所述的方法，其中所述图案化的底层是字线、位线或金属线。
3.根据权利要求1所述的方法，其中所述第一硬掩模薄膜包括从以下物质所构成的群组中选择的一者多晶硅、氧化物膜、氮化物膜、金属及其组合。
4.根据权利要求1所述的方法，其中所述第一宽度是用于形成图案的光刻设备所能图案化的极限分辨率尺寸。
5.根据权利要求1所述的方法，其中所述第一硬掩模图案的第一宽度与所述第三硬掩模图案的第二宽度基本上相同。
6.根据权利要求1所述的方法，其中所述第二硬掩模薄膜是由其蚀刻选择性不同于所述第一硬掩模薄膜的蚀刻选择性的材料所形成的。
7.根据权利要求6所述的方法，其中所述第二硬掩模薄膜是有机膜或无机膜。
8.根据权利要求7所述的方法，其中所述有机膜包括光阻膜或抗反射膜，其均由旋涂工序形成。
9.根据权利要求8所述的方法，其中所述有机膜是光阻膜，所述光阻膜的主剂包括从以下物质所构成的群组中选择的一者聚乙烯基苯酚类、聚羟基苯乙烯类、聚降冰片烯类、聚金刚烷基类、聚酰亚胺类、聚丙烯酸酯类、聚甲基丙烯酸酯类、聚氟类及其组合。
10.根据权利要求8所述的方法，其中所述有机膜是抗反射膜，所述抗反射膜是从以下树脂所构成的群组中选择的树脂所形成苯胺树脂、三聚氰胺衍生树脂、碱溶性树脂、丙烯酸酯树脂、环氧树脂及其组合。
11.根据权利要求7所述的方法，其中所述无机膜包括氧化物膜、氮化物膜或多晶硅层。
12.根据权利要求1所述的方法，其中所述的除去第一硬掩模图案的步骤是用从以下气体所构成的群组中选择的蚀刻气体来进行的CF4、Cl2、HBr及其组合。
13.根据权利要求1所述的方法，其中所述第一修蚀工序是在以下条件下进行的所述第二硬掩模图案的蚀刻选择性∶所述第一硬掩模图案的蚀刻选择性＝(9～10)∶1；并且所述第一修蚀工序是使用从以下气体所构成的群组中选择的蚀刻气体来进行的CF4、N2、O2、Ar、H及其组合。
14.根据权利要求13所述的方法，其中所述第一修蚀工序是使用包括O2∶CF4∶Ar＝1∶(7～10)∶(25～45)作为主要成分的蚀刻气体来进行的。
15.根据权利要求1所述的方法，其中所述第二修蚀工序是在以下条件下进行的所述第二硬掩模图案的蚀刻选择性∶所述第一硬掩模图案的蚀刻选择性＝(9～10)∶1；并且所述第二修蚀工序是使用从以下气体所构成的群组中选择的蚀刻气体来进行的CF4、N2、O2、Ar、H及其组合。
16.根据权利要求1 5所述的方法，其中所述第二修蚀工序是使用包括O2∶CF4∶Ar＝1∶(40～80)∶(25～50)作为主要成分的蚀刻气体来进行的。
17.一种对基板形成图案的方法，该方法包括在底层之上形成具有第一结构和第二结构的第一硬掩模图案，所述第一结构和所述第二结构限定第一空间并且所述底层的一部分露出；在所述第一硬掩模图案之上并且在所述第一空间内形成第二硬掩模薄膜，所述底层基本上被所述第一硬掩模图案和所述第二硬掩模薄膜所覆盖；除去所述第二硬掩模薄膜，以提供限定于所述第一空间内的第三结构，使得所述第一硬掩模图案的第一结构和第二结构露出；蚀刻所述第三结构，以在所述第一结构和所述第三结构之间限定第二空间，并且在所述第二结构和所述第三结构之间限定第三空间，所述第二空间和所述第三空间均使所述底层的一部分露出；以及蚀刻所述底层的由所述第二空间和所述第三空间所露出的部分。
18.根据权利要求17所述的方法，所述方法还包括除去露出的所述第一结构和所述第二结构的上部，直到所述第一结构和所述第二结构的高度低于所述第三结构的高度为止；蚀刻所述第三结构，直到所述第三结构的厚度与所述第一结构的厚度基本上相同为止；其中所述底层设置于所述基板之上。
19.根据权利要求17所述的方法，其中所述底层是所述基板的一部分。
20.一种对基板形成图案的方法，该方法包括在底层之上形成具有第一结构和第二结构的第一硬掩模图案，所述第一结构和所述第二结构限定第一空间并且使所述底层的一部分露出；在所述第一硬掩模图案之上并且在所述第一空间内形成第二硬掩模薄膜，所述底层基本上被所述第一硬掩模图案和所述第二硬掩模薄膜所覆盖；除去所述第二硬掩模薄膜，以提供限定于所述第一空间内的第三结构，使得所述第一硬掩模图案的第一结构和第二结构露出；蚀刻所述第三结构，直到所述第一结构、所述第二结构和所述第三结构限定出给定的图案为止，所述给定的图案使所述底层的一部分露出；以及蚀刻所述底层，以将所述给定的图案转移到所述底层。
21.根据权利要求20所述的方法，所述方法还包括除去露出的所述第一结构和所述第二结构的上部，直到所述第一结构和所述第二结构的高度低于所述第三结构的高度为止；蚀刻所述第三结构，直到所述第三结构的厚度与所述第一结构的厚度基本上相同为止；其中所述底层设置于所述基板之上。
全文摘要
本发明公开一种用于形成半导体器件的精细图案的方法，该方法包括以下步骤在形成于半导体基板之上的底层上，形成宽度为W1、厚度为T1的第一硬掩模图案；在所得结构上形成平坦型的第二硬掩模薄膜，并且使所述第二硬掩模薄膜平坦化，以露出所述第一硬掩模图案；将所述第一硬掩模图案从顶面除去T2(0＜T2＜T1)厚度；在所述第二硬掩模薄膜上进行修蚀工序，以形成具有倾斜侧壁的第二硬掩模图案；在所述第二硬掩模图案上进行第二修蚀工序，以将所述第二硬掩模图案和所述第一硬掩模图案分开，并且形成宽度为W2的第三硬掩模图案；以及使用所述第一硬掩模图案和所述第三硬掩模图案作为蚀刻掩模，对所述底层进行图案化。
文档编号H01L21/3213GK101026086SQ200710079289
公开日2007年8月29日 申请日期2007年2月16日 优先权日2006年2月24日
发明者郑载昌 申请人:海力士半导体有限公司