专利名称：用于半导体集成电路的导电结构及其形成方法
技术领域：
本发明是一种导电结构；特别是一种用于一半导体集成电路的导电结构及其 形成方法。
背景技术：
凸块电镀于微电子(microelectronics)及微系统(micro system)等领域已发 展出许多技术，诸如平面显示器(flat panel displays, FPD)与驱动芯片(driver ICs)的连接、砷化镓芯片上的传导线与气桥(air bridges)技术、以及LIGA技术 中X-ray光罩的制作等，均于不同阶段使用到该凸块电镀技术。以电路板与IC芯片的连接为例，IC芯片可利用各种方式与电路板连接，而 其封装方式主要便是利用凸块(特别是金凸块)电镀技术，将IC芯片中的衬垫与 电路板电性连接。此技术不仅可大幅縮小IC芯片的体积，还使其可直接嵌入电 路板上，具有节省空间、低感应及散热能力佳等特性，加上电镀工艺的低成本优 势，致使凸块电镀技术得以蓬勃发展。典型的凸块电镀工艺，例如金凸块电镀工艺，需要在衬垫上先行形成一底层 金属(imder bu即metal),底层金属除作为接合凸块与衬垫的黏着层外，还通常 与一导电层电性连结，其中该导电层可与底层金属可分别或同时形成、也可利用 相同工艺与材料形成，以于电镀形成凸块后，共同作为导电媒介之用，使凸块可 以顺利形成于底层金属上方，并通过底层金属与衬垫电性连结。因此在电镀开始 之前，需先在芯片表面，除了衬垫以外的其他地方，形成多个导电层，在凸块电 镀完成后，再利用蚀刻方式，将该些导电层去除。然实际上，由于芯片表面可能会具有部分粗糙表面，因此当导电层形成于粗 糙表面时，容易因此产生断点而无法导电，或者因各处厚薄不---，而导致导电层 的电阻增加。为解决上述问题，现有技术形成平均厚度较厚的导电层与底层金属，以改善导电层形成时可能产生断点的缺失。但厚度增加的底层金属其等效电阻会 增加，且由于底层金属主要功能是作为凸块与衬垫的黏着层，其阻抗本身即较高， 因此作为黏着层的底层金属，若具有较厚厚度，将使得凸块与衬垫之间的阻抗增 加，不利于芯片与电路板的电性连结。上述情况皆会影响电镀效果，使凸块电镀 的良率降低，而需要进行后加工重整或者废弃该芯片。有鉴于形成导电层又不影响底层金属的导电特性，仍属未解决的技术，本发 明提供如下的技术突破，以解决上述问题。发明内容本发明的一目的在于提供一种用于一半导体集成电路的导电结构，该半 导体集成电路包含一衬垫以及一保护层，局部覆盖该衬垫，以界定出具有一 第一横向尺寸的一第一开口区域，使得该导电结构适可通过该第一开口区域， 与该衬垫呈电性连接。该导电结构覆盖该第一开口区域与部分该保护层，以 提供衬垫较低阻抗的导电层。本发明的另一目的，在于提供一种用于一半导体集成电路的导电结构， 该半导体集成电路包含一衬垫以及一保护层，以在保护层上形成无断点，并 具有稳定的导电层电阻特性的导电层。为达上述目的，本发明揭示一种导电结构，包含一第一导电层与一第二 导电层。该第一导电层形成于该保护层之上，并相对应于该第一开口区域， 定义具有一第二横向尺寸的一第二开口区域，其中该第二横向尺寸不小于该 第一横向尺寸。该第二导电层主要形成于该第一开口区域中，以与该衬垫呈电性连接，其中该第二导电层，连续覆盖该第一导电层的一边缘区域与该保 护层的一边缘区域。本发明还揭示一种于一半导体集成电路上形成上述导电结构的方法，该 半导体集成电路包含一衬垫，及一保护层，局部覆盖该衬垫，以界定出具有 --第一横向尺寸的一第一开口区域。上述方法包含下列步骤形成一第一导 电层，以相对应该第一开口区域，定义一具有一第二横向尺寸的第二开口区 域；形成一第二导电层于该第一开口区域中，以使该第二导电层适可通过该 第一开口区域与该衬垫呈电性连接；其中该第二导电层是连续形成至覆盖该第一导电层的一边缘区域与该保护层的一边缘区域。为让本发明的上述目的、 技术特征、和优点能更明显易懂，下面将以较佳实施例配合附图进行详细说明。
图l(a)至第l(h)为本发明较佳实施例的工艺示意图，其亦揭示出本发明较 佳实施例的结构示意图。
具体实施方式
图l(a)到图l(h)显示本发明的一较佳实施例，其是一种用于一半导体集 成电路的导电结构的形成流程示意图。图l(a)显示初始的制造程序，其首先形成一衬垫11以及一保护层12。 在本实施例中衬垫11由铝制成，且该保护层12局部覆盖该衬垫11，以将该 衬垫11裸露以界定出一第一开口区域，以作为之后与一凸块电性连接窗口， 其中该第一开口区域具有一第一横向尺寸Wl。由于保护层12覆盖衬垫11的 边缘，第一开口区域小于衬垫的横向尺寸。接着形成一第一导电层，例如一钛钨合金导电层13，其形成时覆盖该第 一开口区域，并延伸于保护层12之上；如图l(b)所示，该钛钩合金导电层13 通过覆盖该第一开口区域的部分，将自然形成一下凹区域。之后，将覆盖第一开口区域附近的钛钨合金导电层13去除，例如利用蚀 刻方式进行，使钛钨合金导电层13在第一开口区域上形成一第二开口区域， 以选择性地局部显露该保护层12。此时，该第二开口区域具有 一第二横向尺 寸W2，如图l(c)所示，其中W2大于或等于Wl，以充分暴露出该第一开口区 域。于W2大于Wl的情况下，第二开口区域与第--开口区域适可使保护层12 及钛钨合金导电层13形成一阶梯状的轮廓。接着在钛钨合金导电层13之上形成一第二导电层(即一底层金属层)， 其也可为一钛钨合金导电层14，覆盖该第二开口区域以及该第--开口区域， 以与衬垫11电性连结。如图l(d)所示，该钛鸨合金导电层14通过覆盖该第 一及第二开口区域的部分，将自然呈现一阶梯式下凹区域；由于该钛钩合金导电层14连续形成以覆盖第一开口区域以及第二开口区域的边缘，故提供未 来凸块形成时所需要的良好导电路径。图l(d)所示的结构，形成于第一开口区域中与衬垫电性连接部分，仅存在一薄层钛钨合金，即钛钨合金导电层14，做为底层金属；同时，于保护层 上，作为电镀时导电路径的导电层，涵盖二层钛鸨合金层，即钛钩合金导电 层13、 14;故当半导体芯片表面较粗糙时，此较厚的导电层可确保导电时无 断点发生，并于导电层上，提供稳定的电阻，有利于后续电镀程序进行。接着形成一光阻层15全面覆盖芯片，并将要形成凸块处的光阻去除，形成一空间，如图l(e)所示。接着，是利用电镀方式形成凸块16，使凸块16覆盖第一开口区域以及第 二开口区域上的钛钨合金导电层14，以与钛钨合金导电层14电性连接，如图 l(f)所示。在本实施例中，凸块16是由金制成，且凸块16具有 -第三横向 尺寸W3，且W3大于W2，使凸块16完全覆盖该第二开口区域，此时，与衬 垫接触部分仅有一层钛钨合金导电层14，可有效减低底层金属(即钛鹆合金 导电层14)造成凸块16的导电阻抗。接着去除光阻层15，如图l(g)所示；最后接着去除不需要的钛钩合金导 电层13、 14，仅留下凸块16与衬垫11之间的部份钛鸨合金导电层，如图l(h) 所示。在本实施例中，第二导电层是作为底层金属，且第一导电层是作为中间 导电层以导通电流，两者皆不限于由钛钨合金所制成，例如可仅利用钛金属 制成。同时还可相应不同的芯片状况，例如表面粗糙度不同，在衬垫以外的 区域形成两层以上的导电层，但仍仅存留一单一底层金属，使凸块与衬垫进 行非常完美的电性连结。通过上述的揭示，本发明的导电结构适可利用于保护层上，形成二层钛 钨合金导电层13、 14的设计，可确保电镀时所需足够厚度的导电层，不致产 生断点，以提供稳定的导电阻抗特性；同时与衬垫接触部分，还仅存在单一 钛钨合金导电层14，又可有效减低衬垫与凸块之间的导电阻抗，进而提高导 电结构的可靠度。上述的实施例仅用来例举本发明的实施态样，以及阐释本发明的技术特征，并非用来限制本发明的保护范畴。任何熟悉此技术者可轻易完成的改变 或均等性的安排均属于本发明所主张的范围，本发明的权利保护范围应以本 申请权利要求范围为准。
权利要求
1. 一种用于一半导体集成电路的导电结构，其中该半导体集成电路包含一衬垫及一保护层，局部覆盖该衬垫，以界定出具有一第一横向尺寸的一第一开口区域，该导电结构适可通过该第一开口区域，与该衬垫呈电性连接；该导电结构包含一第一导电层，形成于该保护层之上，并相对应于该第一开口区域，定义具有一第二横向尺寸的一第二开口区域，其中该第二横向尺寸不小于该第一横向尺寸；以及一第二导电层，主要形成于该第一开口区域中，以与该衬垫呈电性连接，其中该第二导电层，连续覆盖该第一导电层的一边缘区域与该保护层的一边缘区域。
2. 如权利要求1所述的导电结构，其特征在于还包含--凸块，对应于该 第二开口区域，形成于该第二导电层之上，其中该凸块具有一第三横向尺寸， 不小于该第二横向尺寸。
3. 如权利要求2所述的导电结构，其特征在于该凸块为一金凸块。
4. 如权利要求1所述的导电结构，其特征在于该第一导电层与该第二导 电层的至少其中之一，是由一钛钨合金制成。
5. —种用于一半导体集成电路的导电结构，其中该半导体集成电路包含 一衬垫及一保护层，局部覆盖该衬垫，该保护层具有一边缘区域，以界定出 该衬垫的一暴露区域，该导电结构适与该暴露区域呈电性连接；该导电结构 包含至少一中间导电层，具有一边缘区域，形成于该保护层的上方，该保护 层的边缘区域及该至少一导电层的边缘区域，适顺序形成为一阶梯状的轮廓， 并界定出一容置空间；以及一底层金属，该底层金属与该暴露区域接触，并连续延伸覆盖该保护层 的边缘区域及该至少一导电层的边缘区域。
6. 如权利要求5所述的导电结构，其特征在于还包含一凸块，形成于该 底层金属上，并完全横向覆盖于该容置空间上。
7. 如权利要求6所述的导电结构，其特征在于该凸块为一金凸块。
8. 如权利要求5所述的导电结构，其特征在于该至少一中间导电层与该底层金属的至少其中之一，是由钛鸨合金制成。
9. 一种用于一半导体集成电路的导电结构的形成方法，其中该半导体集 成电路包含一衬垫，及一保护层，局部覆盖该衬垫，以界定出具有一第一横 向尺寸的 一 第 一 开口区域，该方法包含下列步骤形成一第一导电层，以相对应该第一开口区域，定义一具有一第二横向 尺寸的第二开口区域；以及形成一第二导电层于该第一开口区域中，以使该第二导电层适可通过该 第一开口区域与该衬垫呈电性连接，其中该第二导电层是连续形成至覆盖该 第"导电层的一边缘区域与该保护层的一边缘区域。
10. 如权利要求9所述的方法，其特征在于于该第二导电层与该该衬垫呈 电性连接的步骤后，还包含下列步骤相对应于该第二开口区域，形成一具 有一第三横向尺寸的一凸块于该第二导电层之上，其中该第三横向尺寸不小 于该第二横向尺寸。
全文摘要
本发明是一种用于一半导体集成电路的导电结构及其形成方法。该半导体集成电路包含一衬垫以及一保护层，局部覆盖该衬垫，以界定出具有一第一横向尺寸的一第一开口区域，使得该导电结构适可通过该第一开口区域，与该衬垫呈电性连接。该导电结构覆盖该第一开口区域与部分该保护层，以提供该衬垫与一凸块间较低阻抗的导电性能，同时该导电结构在其他位置的保护层上，并无断点的形成，此外还具有使导电更加稳定的特性。
文档编号H01L23/485GK101246863SQ20071008409
公开日2008年8月20日 申请日期2007年2月16日 优先权日2007年2月16日
发明者齐中邦 申请人:南茂科技股份有限公司