专利名称：用于半导体集成电路的导电结构及其形成方法
技术领域：
本发明是一种半导体结构；特别是一种用于形成平坦化表面的半导体结构及 其形成方法。
背景技术：
凸块电镀于微电子(microelectronics)及微系统(micro system)等领域己发 展出许多技术，诸如平面显示器(flat panel displays, FPD)与驱动芯片(driver ICs)的连接、砷化镓芯片上的传导线与气桥(air bridges)技术、以及LIGA技术 中X-ray光罩的制作等，均于不同阶段使用到该凸块电镀技术。以电路板与IC芯片的连接为例，IC芯片可利用各种方式与电路板连接，而 其封装方式主要便是利用凸块(特别是金凸块)电镀技术，将IC芯片中的衬垫与 电路板电性连接。此技术不仅可大幅縮小IC芯片的体积，还使其可直接嵌入电 路板上，具有节省空间、低感应及散热能力佳等特性，加上电镀工艺的低成本优 势，致使凸块电镀技术得以蓬勃发展。典型的凸块电镀工艺，例如金凸块电镀工艺，需要在衬垫上先行形成一底层 金属(under bump metal),底层金属除作为接合凸块与衬垫的黏着层外，还通常 与一导电层电性连结，其中该导电层可与底层金属可分别或同时形成、也可利用 相同工艺与材料形成，以于电镀形成凸块后，共同作为导电媒介之用，使凸块可 以顺利形成于底层金属上方，并通过底层金属与衬垫进行电性连结。因此在电镀 开始之前，需先在芯片表面，除了衬垫以外的其他地方，形成多个导电层(或传 导底层金属)，在凸块电镀完成后，再利用蚀刻方式，将该些导电层(或传导底 层金属)去除。凸块于电镀程序完结后，需呈现具有较衬垫与底层金属更大的横向尺寸，以 在凸块与电路板接合时，在凸块底部得以形成足够的支撑，避免因工序产生的挤压而破裂或变形。因此，如
图1所示，底层金属12形成于衬垫13与保护层14间 所定义的开口区域上方时，会自然呈现二相对的转折区域12a。当一凸块IO自底 层金属12上方等向累积形成(例如通过电镀累积形成)时，自然会涵盖底层金属 12的转折区域12a。，故凸块10顶部会因底层金属12的底面不平整，而对应呈 现不平整的顶部表面11，其中所形成的突角101与102，即代表因前述不平整而 导致表面ll的外观形态。前述突角101与102，于凸块10与电路板接合时，易造成接触面的损伤或者 接触不良，影响导电性。因此通常需要通过额外程序(例如研磨)消除突角，程 序相当不便，且后制作工序的品质也难控制。另一方面，由于芯片表面可能会具有部分粗糙表面，因此当传导底层金属形 成于粗糙表面时，容易因此产生断点，而无法导电，或者因各处厚薄不一，而导 致传导底层金属的电阻增加。为解决上述问题，现有技术均以形成平均厚度较厚 的底层金属，以淡化传导底层金属形成时，可能产生的缺失。但厚度增加的底层 金属其等效电阻会增加，且由于底层金属主要功能是作为凸块与衬垫的黏着层， 其自身阻抗已偏高，因此若其具有更大的厚度，将使得凸块与衬垫之间的阻抗问 题更为严重，更不利于芯片与电路板的电性连结。上述情况皆会影响电镀效果， 使凸块电镀的良率降低，而需要进行后加工重整或者废弃该芯片。有鉴于上述缺失，本发明提供如下的技术突破，以解决上述问题。发明内容本发明的一目的在于提供一种用于一半导体集成电路的导电结构，该半 导体集成电路包含一衬垫以及一保护层，局部覆盖该衬垫，以界定出具有一 第一横向尺寸的一第一开口区域，使得该导电结构适可通过该第一开口区域， 与该衬垫呈电性连接。该导电结构包含一支撑层，具有一第二开口区域，以 在其中形成一平整顶面的导体，作为凸块。本发明的另一目的，在于提供一种用于一半导体集成电路的导电结构， 该半导体集成电路包含一衬垫以及一保护层，以在保护层上，无断点的形成， 并使半导体集成电路具有稳定阻抗的导电层。为达上述目的，本发明揭示一种导电结构，包含一支撑层以及一导体。该支撑层覆盖该第一开口区域的一边缘，并定义出具有一第二横向尺寸的一 第二开口区域。该导体，形成于该第二开口区域内，其中该第二横向尺寸不 大于该第一横向尺寸。本发明更揭示一种于一半导体集成电路上形成上述导电结构的方法，该 半导体集成电路包含一衬垫，及一保护层，局部覆盖该衬垫，以界定出具有 一第一横向尺寸的一第一开口区域。上述方法包含下列步骤形成一支撑层， 以定义具有一第二横向尺寸的一第二开口区域，其中该第二横向尺寸不大于 该第一横向尺寸；以及形成一导体于该第二开口区域内，以使该导体适可通 过该第一开口区域，与该衬垫呈电性连接。为让本发明的上述目的、技术特征、和优点能更明显易懂，下面将以较 佳实施例配合附图进行详细说明。图1是先前技术中一半导体集成电路的剖面示意图；图2(a)至图2(e)是为本发明较佳实施例的工艺示意图，其还揭示出本发明 较佳实施例的结构示意图；及图3是显示图2(b)工艺的另一变化实施例的剖面示意图。
具体实施方式
图2(a)至图2(e)是显示本发明的一较佳实施例，其呈现一种用于一半导 体集成电路20的制造流程。如图2(a)所示，该半导体集成电路20，包含一衬垫21以及一保护层22， 在本实施例中该衬垫21由铝所制成，且该保护层22局部覆盖该衬垫21，以 将该衬垫21部分裸露，以形成一第一开口区域，作为之后与凸块电性连接的 窗口；其中该第一开口区域具有一第一横向尺寸Wl。由于保护层22覆盖衬垫 21的边缘，第一开口区域的第一横向尺寸W1将会小于衬垫的横向尺寸。接着形成一导电层，例如一钛钨合金导电层23，以藉此导通电流，使得 凸块可以于电镀程序中形成。本实施例中钛鸨合金导电层23形成时包含一中 央区域231与一周缘区域232，其中该中央区域231覆盖该第一开口区域，且该周缘区域232延伸于保护层22之上，如图2(b)所示。导电层还可包含具有 局部增厚的部分，如图3所示，其中中央区域具有一第一纵向尺寸Hl，周缘 区域的一部份具有一第二纵向尺寸H2;且H2不小于H1。(关于图3的完整说 明，容后叙述)。接着在钛鸨合金导电层23之上形成一不具导电性的支撑层，例如一聚酰 亚胺(Polyimide， PI)层24，并将该PI层24于该第一开口区域位置的部分 以例如蚀刻的方式清除，以暴露出该钛钨合金导电层23，并定义一第二开口 区域，其具有第二横向尺寸W2，如图2(c)所示。其中该第二开口区域所暴露 出的钛钨合金导电层23，是作为电镀形成凸块的底面。若不产生如所述先前 技术的缺失，该底面需为一平整的表面，依此架构，W2不大于Wl，以确保由 该第二开口区域所暴露出的钛钨合金导电层23，为一期待的平整表面。该PI 层24于该一第二开口区域的位置，具有一第三纵向尺寸H3。该支撑层也可由 BCB材料所制成。接着在该第二开口区域，利用电镀方式形成一导体，以做为一凸块25， 该凸块25可由金所制成，并具有一第四纵向尺寸H4，由于支撑层本身并不具 有导电性，因此凸块25的H4需连续形成至不小于支撑层的H3为止，图2(d) 所示的H4大于H3，意即可确保具有平整上表面251的凸块25顺利与电路板 电性连结，如图2(d)所示。最后，利用蚀刻方式将不需要部分去除，仅保留凸块25与一定比例的支 撑层24及其下方的结构，如图2(e)所示。该结构的安排，虽然凸块25的横 向尺寸较先前技术者小，但因其具备二侧支撑层24的支持，不但使凸块25 获得平整的上表面，以供良好电性连接；还使整体结构更加稳固。图3显示本发明的另一变化实施例，其为一半导体集成电路30的部分工 序示意图，其他工序因与上述实施例相同，在此不再赘述。该导电结构包含 具有局部增厚的钛钨合金导电层33，具体说，该钛钨合金导电层33具有一中 央区域331以及一周缘区域，其中该中央区域331 (延续至该周缘区域332的 一第一部分333)具有一第一纵向尺寸Hl，该周缘区域的一第二部份具有一 第二纵向尺寸H2 。且H2不小于H1，如图3所示，H2大于H1。由于芯片可能具有粗糙的表面，因此若钛钨合金导电层33的周缘区域332厚度不足，也可能会在粗糙表面形成断点(即增加电镀凸块的阻抗、或使阻抗不均匀)，而影响电镀的效果。但若导电层33的中央区域331厚度过厚， 则钛钨合金即会显现较高的阻抗，而影响凸块与衬垫的电性连结。因此可形 成一不同厚度的钛钨合金导电层33，使得H2大于H1。而具有H2的周缘区域 第二部份332，在凸块形成后，会被蚀刻清除，仅存留第一部份333，因此并 不会影响最后的凸块的导电结构。在上述二实施例中，导电层是以底层金属构成，但其不限于由钛钨合金 所制成，还可仅利用例如钛的金属制成。通过上述的揭示，本发明的导电结构利用于保护层上形成支撑层的设计， 可确保凸块形成时具有平整顶面，以与电路板电性连接。另外，通过形成不 厚度的钛钨合金导电层，使电镀时所需的导电层形成时不致产生断点；同时 与衬垫接触部分仅有厚度较薄的钛钨合金导电层，又可有效减低凸块与衬垫 间的导电阻抗。上述的实施例仅用来例举本发明的实施态样，以及阐释本发明的技术特 征，并非用来限制本发明的保护范畴。任何熟悉此技术者可轻易完成的改变 或均等性的安排均属于本发明所主张的范围，本发明的权利保护范围应以本 申请权利要求范围为准。
权利要求
1. 一种用于一半导体集成电路的导电结构，其中该半导体集成电路包含一衬垫及一保护层，局部覆盖该衬垫，以界定出具有一第一横向尺寸的一第一开口区域，该导电结构适可通过该第一开口区域，与该衬垫呈电性连接；该导电结构包含一支撑层，覆盖该第一开口区域的一边缘，并定义出具有一第二横向尺寸的一第二开口区域；一导体，形成于该第二开口区域内；以及一导电层，其具有一中央区域及一周缘区域；其中该中央区域形成于该导体与该衬垫之间；该周缘区域，形成于该中央区域的一外缘，且至少局部形成于该支撑层与该保护层之间；该周缘区域具有一第一部份及一第二部份，该中央区域及该周缘区域的第一部份，均具有一第一纵向尺寸，而该周缘区域的第二部份，具有一第二纵向尺寸；其中该第二横向尺寸不大于该第一横向尺寸，该第二纵向尺寸大于该第一纵向尺寸。
2. 如权利要求1所述的导电结构，其特征在于该支撑层具有一第三纵向 尺寸，该导体具有一第四纵向尺寸，该第四纵向尺寸不小于该第三纵向尺寸。
3. 如权利要求1所述的导电结构，其特征在于该导电层是由钛钩合金制成。
4. 如权利要求1所述的导电结构，其特征在于该支撑层材料是选自PI 与BCB的材料族群中。
5. —种制造用于一半导体集成电路的导电结构的方法，其中该半导体集 成电路包含一衬垫，及一保护层，局部覆盖该衬垫，以界定出具有一第一横 向尺寸的一第一开口区域，该方法包含下列步骤(a) 形成一支撑层，以定义具有一第二横向尺寸的一第二开口区域，其中 该第二横向尺寸不大于该第一横向尺寸；以及(b) 形成一导体于该第二开口区域内，以使该导体适可通过该第一开口区域，与该衬垫呈电性连接。
6. 如权利要求5所述的方法，其特征在于该步骤(a)实施前，还包含以下 步骤形成一导电层，使其一中央区域，适座落于该第一开口区域内。
7. 如权利要求6所述的方法，其特征在于该形成一导电层的步骤，包含 使其一周缘区域，至少局部形成于该支撑层与该保护层之间。
8. 如权利要求5所述的方法，其特征在于该步骤(b)中，该导体是持续形 成至该导体的一第四纵向尺寸，不小于该支撑层的一第三纵向尺寸为止。
全文摘要
本发明是一种用于一半导体集成电路的导电结构及其形成方法，该半导体集成电路包含一衬垫以及一保护层，局部覆盖该衬垫，以界定出具有一第一横向尺寸的一第一开口区域，使得该导电结构适可通过该第一开口区域，与该衬垫呈电性连接。该导电结构包含一支撑层，具有一第二开口区域，以在其中形成一平整顶面的导体，作为一凸块。
文档编号H01L23/485GK101246866SQ20071008524
公开日2008年8月20日 申请日期2007年2月15日 优先权日2007年2月15日
发明者黄成棠, 齐中邦 申请人:南茂科技股份有限公司