专利名称：像素结构及其制造方法
技术领域：
本发明是有关于一种像素结构及其制造方法，特别是有关于一种具有反射电极的像素结构及其制造方法。
背景技术：
随着液晶显示器的普及化，许多便携式电子产品对于液晶显示器的显示功能的要求也逐渐地提高，特别是便携式电子产品例如移动电话(mobilephone)、个人数字助理(Personal Digital Assistant，PDA)或掌上型电脑(PocketPC)等。这些便携式电子产品不仅在室内需要具有良好的画面显示效果，同时在室外或是强光的环境下亦需维持适当的画面品质。
因此，如何能让液晶显示器在强光的环境下保有良好的显示品质，便成为液晶显示器的技术发展的重要趋势之一。基于上述原因，现有技术发展出一种半穿透半反射式液晶显示器(transflective LCD)，此半穿透半反射式液晶显示器在户外明亮环境下以及室内环境下同样具有清晰的显示效果。
在现有半穿透半反射式液晶显示器中，像素结构具有适于将外界光源反射的反射电极而构成反射区。为了使反射区中所呈现的显示效果能够与不具有反射电极的穿透区所呈现的显示效果一致，通常会利用一垫高层将反射电极垫高，以形成双重液晶盒间隙(dual cell gap)的半穿透半反射式液晶显示器。另外，现有的像素结构中也常常在反射电极之下配置多个光刻胶凸块(bump)，以提升反射像素电极的反射率。然而，垫高层、垫高层上的反射电极以及光刻胶凸块(bumps)在制造上较为复杂，且耗费成本。承上所述，要使半穿透半反射式液晶显示器的像素结构的制造工艺步骤简单、制作成本低廉又可兼顾其品质实为不易。
发明内容
本发明是提供一种像素结构，可以用单液晶盒间隙(single cell gap)工艺，制作半穿透半反射式液晶显示器。
本发明另提供一种像素结构的制造方法，以在简化工艺步骤的前提下，制作反射率高及品质较佳的像素结构。
本发明提出一种像素结构，适于配置于一基板(substrate)上。此像素结构包括栅极、图案化介电层(patterned dielectric layer)、图案化半导体层、图案化金属层、平坦层(overcoat layer)以及透明像素电极(transparent pixelelectrode)。栅极配置于基板上，而图案化介电层配置于基板上以覆盖栅极。图案化半导体层配置于图案化介电层上，图案化半导体层包括配置于栅极上方的通道层以及多个凸块。另外，图案化金属层包括源极、漏极以及与漏极连接的反射像素电极，其中源极与漏极分别覆盖通道层的部分区域，而反射像素电极覆盖凸块，且栅极、图案化介电层、图案化半导体层与图案化金属层构成晶体管。平坦层配置于晶体管上，其中平坦层具有接触窗(contacthole)，以暴露出反射像素电极的部分区域。透明像素电极配置于平坦层上，并通过接触窗与反射像素电极电连接(electrically connect)。
在本发明的一实施例中，上述的图案化半导体层的最上层，可用沉积或掺杂方式形成一欧姆接触层，其中欧姆接触层配置于源极与通道层之间以及漏极与通道层之间，用以形成一薄膜晶体管。
在本发明的一实施例中，图案化介电层与图案化半导体层具有相同的图案，且图案化介电层位于基板以及图案化半导体层之间。
在本发明的一实施例中，未被图案化半导体层所覆盖的图案化介电层具有一第一厚度，而图案化半导体层所覆盖的图案化介电层具有一第二厚度。第一厚度例如是小于或是等于第二厚度。
在本发明的一实施例中，上述的图案化介电层仅分布于图案化半导体层与基板之间。
在本发明的一实施例中，像素结构还包括保护层，配置于平坦层与晶体管之间。
在本发明的一实施例中，上述的平坦层的介电系数例如是2到7，而平坦层的厚度例如是为0.5微米到6微米。
在本发明的一实施例中，上述的凸块与该凸块下方的图案化介电层定义为凸起，凸起的厚度是0.1微米至1.5微米。
在本发明的一实施例中，像素结构还包括配置于基板上的共通电极线，其中共通电极线与位于其上方的反射像素电极构成储存电容。
本发明另提出一种像素结构的制造方法。首先，提供基板，并形成栅极于基板上。接着，形成图案化介电层于基板上，且图案化介电层覆盖栅极。然后，形成图案化半导体层于图案化介电层上，且图案化半导体层包括配置于栅极上方的通道层以及多个凸块。随后，形成图案化金属层于基板上，图案化金属层包括源极、漏极以及与漏极连接的反射像素电极。源极与漏极分别覆盖通道层的部分区域，而反射像素电极覆盖凸块，且栅极、图案化介电层、图案化半导体层与图案化金属层构成晶体管。之后，形成平坦层于晶体管上，并于平坦层上制作接触窗，以暴露出反射像素电极的部分区域。然后，形成透明像素电极于平坦层上，透明像素电极通过接触窗与反射像素电极电连接。
在本发明的一实施例中，图案化介电层与图案化半导体层具有相同的图案，且图案化介电层位于基板以及图案化半导体层之间。
在本发明的一实施例中，未被图案化半导体层所覆盖的图案化介电层具有一第一厚度，而图案化半导体层所覆盖的图案化介电层具有一第二厚度。第一厚度例如是小于或是等于第二厚度。
在本发明的一实施例中，上述的图案化介电层仅分布于图案化半导体层与基板之间。
在本发明的一实施例中，上述的形成图案化金属层之后，还包括形成保护层以覆盖晶体管。
在本发明的一实施例中，上述的平坦层的介电系数为2到7，而其厚度例如是为0.5微米到6微米。
在本发明的一实施例中，上述的凸块与该凸块下方的图案化介电层定义为凸起，凸起的厚度为0.1微米至1.5微米。
在本发明的一实施例中，形成栅极的同时，还包括形成共通电极线于基板上，而共通电极线与位于其上方的反射像素电极构成储存电容。
本发明的像素结构的制造方法中，于形成图案化半导体层的同时，形成多个凸块并将反射像素电极覆盖在凸块上，通过控制凸块角度与厚度，可以使反射像素电极的反射率提高。另外，本发明的像素结构中，可将平坦层覆盖在反射电极上，以调整反射像素电极上方的电场，进而使得应用此像素结构的半穿透半反射液晶显示器在进行穿透模式与反射模式的显示时，具有相同的显示效果。
图1A到图1E为本发明的一实施例的像素结构的制造流程的上视示意图。
图2A到图2E分别为沿图1A到图1E的剖线AA’、剖线BB’以及剖线CC’所绘示的剖面图。
图3A为本发明的一实施例的液晶面板的立体结构图。
图3B为本发明的另一实施例的液晶面板的立体结构图。
附图标号100、312像素结构100a反射区100b穿透区110基板120栅极
122共通电极线124扫描线126驱动电路连接垫130图案化介电层140图案化半导体层142通道层142a、144a欧姆接触层144凸块150图案化金属层152源极154漏极156反射像素电极158数据线160晶体管172保护层174平坦层176接触窗180透明像素电极300A、300B液晶面板310A、310B第一基板320第二基板330液晶层具体实施方式
一般来说，在像素结构中配置反射像素电极，可使此像素结构具有使光线反射的能力，若同时在像素结构中配置反射像素电极之外的区域，配置透明像素电极，则此像素结构可同时具有穿透以及反射的显示模式。由先前技术的描述可知，欲使此类像素结构具有良好的品质，通常会在像素结构中制作将反射像素电极垫高的垫高层以及提高反射率的光刻胶凸块，但此作法将导致像素结构的制作流程变得繁杂，使得产出及产品良率下降。为此，本发明提出一种像素结构的制造方法，以在可以简化工艺复杂度的前提之下，制作品质良好的像素结构。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下。
图1A到图1E为本发明的一实施例的像素结构的制造方法的上视图，而图2A到图2E分别为沿图1A到图1E的剖线AA’、剖线BB’以及剖线CC’所绘的剖面图。请先同时参照图1A与图2A，提供基板110，并在基板110上形成栅极120。形成栅极120的方式例如是以溅射工艺形成栅极材料层(未绘示)于基板110上，随后通过刻蚀工艺将栅极材料层(未绘示)图案化，以形成栅极120。在图案化栅极材料层(未绘示)的步骤中可以同时于基板110上形成共通电极线122、与栅极120连接的扫描线124以及驱动电路连接垫126。
在材料的选择上，基板110可以是玻璃基板、塑料基板等透光基板，而栅极材料层(未绘示)的材质可以是本发明所属技术领域中应用于栅极120制作的任何一种导电材质或是多种导电材质的组合。举例而言，栅极材料层(未绘示)的材质例如是铝(Al)、铜(Cu)、钼(Mo)、银(Ag)、金(Au)，或是这些金属所构成的合金或复合金属层。
接着，请同时参照图1B与图2B，于基板110上形成图案化介电层130，并于图案化介电层130上形成图案化半导体层140。此时，图案化介电层130覆盖栅极120，而图案化半导体层140包括配置于栅极120上方的通道层142以及多个凸块144。
详言之，形成图案化介电层130以及图案化半导体层140的方法包括以下步骤。首先，通过一沉积工艺将介电材料层(未绘示)形成于基板110上，接着通过另一沉积工艺将半导体材料层形成于介电材料层上。此外，半导体材料的最上层为一欧姆接触层，其可用沉积或掺杂方式形成。接着，进行图案化工艺以移除部份介电材料层及半导体材料层，举例而言，介电材料层及半导体材料层可同时被移除，以形成图案化介电层130以及图案化半导体层140。其中，图案化介电层130的材质例如是二氧化硅、氮化硅或是氮氧化硅等介电材料，而图案化半导体层140的材质例如是非晶硅或多晶硅。
详言之，在进行上述图案化工艺之后，可以在栅极120上方形成通道层142以及欧姆接触层142a。在本实施例中，图案化介电层130的厚度例如是2500埃至5000埃或是更薄，通道层142的厚度例如是500埃至2000埃或是更薄，而欧姆接触层142a的厚度例如是200埃至700埃或是更薄。
具体来说，进行上述的图案化工艺时，例如是通过一图案化光刻胶作为屏蔽进行刻蚀工艺，以形成图案化半导体层140。接着，利用相同的图案化光刻胶或是以图案化半导体层140为屏蔽继续进行刻蚀工艺，以形成图案化介电层130。此时，图案化介电层130与图案化半导体层140具有相同的图案，且图案化介电层130位于基板110以及图案化半导体层140之间。因此，如图2B所示，凸块144与凸块144正下方的图案化介电层130例如可形成凸起。
在其它实施例当中，可以通过调整图案化工艺的制作条件以控制介电材料层被移除的多寡。如此，未被凸块144所覆盖的图案化介电层130可以具有第一厚度，而凸块144所覆盖的图案化介电层130则具有第二厚度。其中，第二厚度与第一厚度之差会影响凸起厚度变化。简言之，凸起的厚度是可以调整的。实际上，凸起的厚度例如是0.1微米至1.5微米。另外，凸块144或凸起的侧边与基板110上表面的夹角也可以通过图案化工艺的控制而调整在5°到45°。
然后，请同时参照图1C与图2C，于基板110上形成图案化金属层150。形成图案化金属层150的方式例如是形成金属层于基板110上，并进行图案化工艺将金属层图案化。图案化金属层150包括源极152、漏极154以及与漏极154连接的反射像素电极156，其中源极152与漏极154分别覆盖通道层142的部分区域，而反射像素电极156覆盖凸块144(或凸起)，欧姆接触层144a位于反射像素电极156和凸块144之间。同时，形成图案化金属层150时，也可以移除栅极120上方的部分欧姆接触层142a以暴露出栅极120上方的部份通道层142。此时，栅极120、图案化介电层130、图案化半导体层140与图案化金属层150会构成晶体管160。此外，形成图案化金属层150时，也可于同一步骤中形成与源极152连接的数据线158。
在本实施例中，图案化金属层150可以将外界光线反射而构成反射像素电极156。同时，图案化金属层150覆盖在凸块144上则有助于提高反射像素电极156的反射效率。简言之，本发明中将反射像素电极156覆盖于凸块144(或凸起)上，可以提升反射像素电极156的反射面积及反射率。另外，本实施例中，凸块144(或凸起)侧面与基板110上表面的夹角可通过工艺控制调整至介于5°到45°之间，以使反射像素电极156具有良好的反射率。实质上，反射像素电极156的最上层材质例如是银(Ag)、铝(Al)或是其它具有良好反射率的导电材料。
形成图案化金属层150之后，例如可以在基板110上形成一保护层172，以将晶体管160覆盖。形成保护层172的方式例如是以化学汽相沉积法形成二氧化硅、氮化硅或是氮氧化硅等介电膜层，以保护晶体管160，并使其维持良好的电性。
随之，请同时参照图1D与图2D，形成平坦层174于晶体管160上，并于平坦层174上制作接触窗176，以曝露出反射像素电极156的部分区域。形成平坦层174的方式例如是将有机介电材料层涂布于晶体管160上，并利用微影(photolithography)工艺以形成平坦层174以及其上的接触窗176。举例来说，有机介电材料例如是压克力树脂或是光刻胶材料等。实质上，平坦层174的介电系数例如是2到7，而其厚度例如是0.5微米到6微米。
然后，请同时参照图1E与图2E，于平坦层174上形成透明像素电极180，其中透明像素电极180通过接触窗176与反射像素电极174电连接。透明像素电极180的形成方式可以是于平坦层174上形成铟锡氧化物或是铟锌氧化物等透明导电材质，并将透明导电材质图案化以形成透明像素电极180。
此时，配置于基板110上的像素结构100包括栅极120、图案化介电层130、图案化半导体层140、图案化金属层150、平坦层174以及透明像素电极180。栅极120配置于基板110上，而图案化介电层130配置于基板110上以覆盖栅极120。图案化半导体层140配置于图案化介电层130上。图案化半导体层140包括配置于栅极120上方的通道层142以及多个凸块144。另外，图案化金属层150包括源极152、漏极154以及与漏极154连接的反射像素电极156，其中源极152与漏极154分别覆盖通道层142的部分区域，而反射像素电极156覆盖凸块144(或凸起)，且栅极120、图案化介电层130、图案化半导体层140与图案化金属层150构成晶体管160。平坦层174配置于晶体管160上，其中平坦层174具有接触窗176，以暴露出反射像素电极156的部分区域。透明像素电极180配置于平坦层174上，并通过接触窗176与反射像素电极156电连接。
由图1E可知，像素结构100具有让光线穿透的透明像素电极180以及将光线反射的反射像素电极156，且两种像素电极156、180由接触窗176彼此电连接。因此，像素结构100为半穿透半反射式像素结构。在像素结构100中，平坦层174会影响反射像素电极156上方的电场，使得反射像素电极156上方的电场与透明像素电极180上方的电场不同。因此，将像素结构100应用于液晶显示器上，则可通过平坦层174的厚度调整使反射像素电极156所在的反射显示区与透明像素电极180所在的穿透显示区呈现大致相同的显示效果。换言之，像素结构100应用于半穿透半反射式液晶显示器时，不容易发生穿透显示区与反射显示区之间显示画面不平衡的现象。
目前，大部分的半穿透半反射式液晶显示器的设计多是采用垫高层的配置，形成双重液晶盒间隙(dual cell gap)，以使穿透显示区与反射显示区之间显示画面均匀一致。相较之下，本发明的像素结构100的设计，可以通过调整平坦层厚度或材料(介电系数)，在单一液晶盒间隙(single cell gap)结构下，达到穿透显示区与反射显示区之间显示画面均匀一致，因此像素结构100的制造流程较为简单，且制造成本也较为低廉。更进一步地说，现有的具有双重液晶盒间隙的半穿透半反射式液晶显示器中，在垫高层的边缘，液晶分子的排列状态较不容易受到控制，容易有漏光的现象产生，进而使得半穿透半反射式液晶显示器的显示品质下滑。相对地，由于本实施例的像素结构100具有单一液晶盒间隙，因此较不易有漏光的现象产生。
另外，图3A与图3B绘示本发明的两种实施例的液晶面板的立体结构图。请先参照图3A，液晶面板300A包括第一基板310A、第二基板320以及液晶层330。其中，第一基板310A包括多个阵列排列的上述实施例所述的像素结构100，而第二基板320与第一基板310A对向设置。液晶层330则设置于第一基板310A以及第二基板320之间。
值得一提的是，各个像素结构100具有一反射区100a以及一穿透区100b。请同时参照图1E与图3A，本实施例的像素结构100例如是一半穿透半反射式像素结构100，其中反射像素电极156位于反射区100a而透明像素电极180位于穿透区100b。
另一方面，液晶面板300B中，第一基板310B的像素结构312可以是一个反射式像素结构(如图3B的像素结构312)。详言之，像素结构312中，反射像素电极可以分布于整个显示区域内。
综上所述，本发明的像素结构及其制造方法至少具有以下所述的优点1.本发明的像素结构中，凸起是利用晶体管中既有膜层制作而成，因此凸起的制作不需增加额外的工艺步骤。
2.本发明的像素结构中，凸起的厚度以及外型可以通过工艺条件的控制而改变，进而更有效率地提高覆盖于凸起上的反射像素电极的反射率。
3.本发明的像素结构具有单一液晶盒间隙，故不易有漏光的现象产生。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
权利要求
1.一种像素结构，适于配置于一基板上，其特征在于，所述的像素结构包括一栅极，配置于所述的基板上；一图案化介电层，配置于所述的基板上以覆盖所述的栅极；一图案化半导体层，配置于所述的图案化介电层上，所述的图案化半导体层包括一配置于所述的栅极上方的通道层以及多个凸块；一图案化金属层，包括一源极、一漏极以及一与该漏极连接的反射像素电极，其中所述的源极与所述的漏极分别覆盖所述的通道层的部分区域，而所述的反射像素电极覆盖所述的这些凸块，且所述的栅极、所述的图案化介电层、所述的图案化半导体层、所述的源极与所述的漏极构成一晶体管；一平坦层，配置于所述的晶体管上，其中所述的平坦层具有一接触窗，以暴露出所述的反射像素电极的部分区域；以及一透明像素电极，配置于所述的平坦层上，并通过所述的接触窗与所述的反射像素电极电连接。
2.根据权利要求1所述的像素结构，其特征在于，其中所述的图案化半导体层还包括一欧姆接触层，配置于所述的源极与所述的通道层之间以及所述的漏极与所述的通道层之间。
3.根据权利要求1所述的像素结构，其特征在于，其中所述的图案化介电层与所述的图案化半导体层具有相同的图案，且所述的图案化介电层位于所述的基板以及所述的图案化半导体层之间。
4.根据权利要求1所述的像素结构，其特征在于，其中未被所述的图案化半导体层所覆盖的所述的图案化介电层具有一第一厚度，而被所述的图案化半导体层所覆盖的所述的图案化介电层具有一第二厚度，且所述的第一厚度小于或等于所述的第二厚度。
5.根据权利要求1所述的像素结构，其特征在于，其中所述的图案化介电层仅分布于所述的图案化半导体层与所述的基板之间。
6.根据权利要求1所述的像素结构，其特征在于，所述的像素结构还包括一保护层，配置于所述的平坦层与所述的晶体管之间。
7.根据权利要求1所述的像素结构，其特征在于，其中所述的平坦层的介电系数约为2到7。
8.根据权利要求1所述的像素结构，其特征在于，其中所述的平坦层的厚度约为0.5微米到6微米。
9.根据权利要求1所述的像素结构，其特征在于，其中所述的凸块以及该凸块正下方的所述的图案化介电层形成一凸起，所述的凸起的厚度约为0.1微米到1.5微米。
10.根据权利要求1所述的像素结构，其特征在于，所述的像素结构还包括一配置于所述的基板上的共通电极线，其中所述的共通电极线与位于其上方的所述的反射像素电极构成一储存电容。
11.一种像素结构的制造方法，其特征在于，所述的像素结构的制造方法包括提供一基板；形成一栅极于所述的基板上；形成一图案化介电层于所述的基板上，且所述的图案化介电层覆盖所述的栅极；形成一图案化半导体层于所述的图案化介电层上，且所述的图案化半导体层包括一配置于所述的栅极上方的通道层以及多个凸块；形成一图案化金属层于所述的基板上，所述的图案化金属层包括一源极、一漏极以及一与所述的漏极连接的反射像素电极，其中所述的源极与所述的漏极分别覆盖所述的通道层的部分区域，而所述的反射像素电极覆盖所述的这些凸块，且所述的栅极、所述的图案化介电层、所述的图案化半导体层、所述的源极与所述的漏极构成一晶体管；形成一平坦层于所述的晶体管上；于所述的平坦层上制作一接触窗，以暴露出所述的反射像素电极的部分区域；以及形成一透明像素电极于所述的平坦层上，所述的透明像素电极通过所述的接触窗与所述的反射像素电极电连接。
12.根据权利要求11所述的像素结构的制造方法，其特征在于，其中形成所述的图案化半导体层的步骤包括依序形成一半导体层以及一欧姆接触层，其中所述的欧姆接触层配置于所述的源极与所述的通道层之间以及所述的漏极与所述的通道层之间。
13.根据权利要求11所述的像素结构的制造方法，其特征在于，其中所述的图案化介电层与所述的图案化半导体层具有相同的图案，且所述的图案化介电层位于所述的基板以及所述的图案化半导体层之间。
14.根据权利要求11所述的像素结构的制造方法，其特征在于，未被所述的图案化半导体层所覆盖的所述的图案化介电层具有一第一厚度，而被所述的图案化半导体层所覆盖的所述的图案化介电层具有一第二厚度，且所述的第一厚度小于或等于所述的第二厚度。
15.根据权利要求11所述的像素结构的制造方法，其特征在于，其中所述的图案化介电层仅分布于所述的图案化半导体层与所述的基板之间。
16.根据权利要求11所述的像素结构的制造方法，其特征在于，其中形成所述的图案化金属层之后，还包括形成一保护层以覆盖所述的晶体管。
17.根据权利要求11所述的像素结构的制造方法，其特征在于，其中所述的平坦层的厚度约为0.5微米到6微米。
18.根据权利要求11所述的像素结构的制造方法，其特征在于，其中所述的凸块以及所述的凸块正下方的所述的图案化介电层形成一凸起，所述的凸起的厚度约为0.1微米到1.5微米。
19.根据权利要求11所述的像素结构的制造方法，其特征在于，其中形成所述的栅极的同时，还包括形成一共通电极线于所述的基板上，而所述的共通电极线与位于其上方的所述的反射像素电极构成一储存电容。
20.根据权利要求11所述的像素结构的制造方法，其特征在于，其中形成所述的图案化介电层以及形成所述的图案化半导体层的步骤包括依序形成一介电材料层以及一半导体材料层于所述的基板上并覆盖所述的栅极；以及同时图案化所述的介电材料层以及所述的半导体材料层以形成所述的图案化介电层以及所述的图案化半导体层，其中所述的图案化介电层覆盖所述的栅极，所述的图案化半导体层包括所述的配置于所述的栅极上方的通道层以及所述的这些凸块。
全文摘要
本发明为一种像素结构及其制造方法，所述的像素结构配置于基板上。此像素结构包括栅极、图案化介电层、图案化半导体层、图案化金属层、平坦层及透明像素电极。栅极与覆盖栅极的图案化介电层皆配置于基板上。图案化介电层上的图案化半导体层包括栅极上方的通道层及多个凸块。图案化金属层包括源极、漏极及连接漏极的反射像素电极。源极与漏极分别覆盖部分通道层。反射像素电极覆盖凸块。栅极、图案化介电层、图案化半导体层与图案化金属层构成晶体管。晶体管上的平坦层具有暴露出部分反射像素电极的接触窗。平坦层上的透明像素电极由接触窗电连接反射像素电极。本发明提供的像素结构，可以用单液晶盒间隙工艺，制作半穿透半反射式液晶显示器。
文档编号H01L21/84GK101030587SQ200710091389
公开日2007年9月5日 申请日期2007年3月30日 优先权日2007年3月30日
发明者林祥麟, 林敬桓, 黄德群 申请人:友达光电股份有限公司