高压元件中整合高阻值电阻制程的方法

专利名称：高压元件中整合高阻值电阻制程的方法
技术领域：
本发明涉一种形成高阻值电阻的方法，尤其涉及一种高压元件中整合高 阻值电阻制程的方法。
背景技术：
隔离区是避免于半导体芯片中晶体管间的电连接，在发展超大型集成电 路过程中，线路设计将更限縮，并且产品的设计应用更趋向多重晶方功能的 整合。
在传统方法中，如图1所示， 一底材10包括一嵌入的N阱12和形成一场氧 区20在该底材10上。其中，N阱12则作为高压元件底高电阻区。 一混合模式制 程(mixed-modeprocess)在逻辑电路中带有一嵌入的电容，此附带电容可作 为RC模拟电路或其他特殊应用。电容的第一电极30形成在场氧区20上。 一内 多晶硅介电层40如氧化物—氮化物—氧化物(oxide-nitride-oxide)层，形成于 第一电极30上。电容的第二电极50形成于氧化物一氮化物一氧化物层40上。 第一电极30和第二电极50为多晶硅层。 一内层介电层(interlevel dielectric layer) 70形成覆盖在底材10和电容上。其次蚀刻该内层介电层70形成多个接 触窗孔。沉积导电材质至接触窗孔以形成接触窗，如接触窗65连接到高浓度 的N阱区60，接触窗32连接到电容的第一电极30，接触窗52则连接到电容的第 二电极50。
然而，传统的整合高压元件的高阻值制程中，高阻值电阻区N阱12为先行 成在底材中，在后续电容制程中具有多道的热处理步骤，将会增加元件变异 性，产生较大的偏差。
公开号为CN1402303A，
公开日为2003年3月12日的专利申请公开了一种 整合高压元件制程的形成高阻值电阻的方法，其可以在同一制造程序中形成电容和高电阻区，但是其在形成大于800ohms/sq高电阻时，整片晶圆(wafer) 的均匀度(uniformity)很差，而常造成晶边的合格率降低，效果不够理想。

发明内容
本发明的目的是提供一种制造高压元件的方法，使电容和高阻值电阻区 将可于同一制程程序中形成，并且即使在制备的大于800ohms/sq高电阻时， 整片晶圆(wafer)的均匀度(uniformity)好，晶边的合格率高。
为实现上述发明目的，本发明提供了一种于高压元件中整合高阻值电阻 制程的方法，该方法包括
提供一底材；
形成第一场氧区和第二场氧区于该底材上；
沉积第一多晶硅层于该底材、该第一场氧区和该第二场氧区上，其中该 第一多晶硅层为未经掺杂的多晶硅；
形成第一光阻层位于该第一场氧区上，其中该第一光阻层具有一电阻图
案；
利用该第一光阻层为遮罩，进行第一次离子植入制程至该第一多晶硅层； 移除该第一光阻层；
形成一氧化物一氮化物一氧化物层于该第一多晶硅层上；
蚀刻该氧化物一氮化物一氧化物层和该第一多晶硅层，以形成一电阻位 于该第一场氧区上及一电容的一第一电极位于该第二场氧区上；
形成第二多晶硅层于该电容的该氧化物一氮化物一氧化物层上，作为该 电容的第二电极；
形成第二光阻层于该底材、该电阻和该电容上，其中该第二光阻层具有 一开口图案以暴露出该电阻；
利用先干后湿的蚀刻方式移除位于该电阻上的该氧化物一氮化物一氧化 物层；
进行第二次离子植入制程到该电阻移除该第二光阻层；
沉积一内层介电层于该底材、该电容和该电阻；
蚀刻该内层介电层以形成多个接触窗孔，位于该电容和该电阻上；
形成第三光阻层位于该内层介电层上，其中该第三光阻层具有一开口图 案，以暴露出该电阻上的该接触窗孔；
利用该第三光阻层为遮罩，进行第三次离子植入制程至该电阻；
进行一快速热处理制程；以及
沉积一导电材质层充填该多个接触窗孔。
该第一场氧区和第二场氧区形成的方法为热氧化法。
该第一多晶硅层厚度约为1500埃。
第一次离子植入制程是利用磷离子为离子源。
利用先干后湿的蚀刻方式移除位于该电阻上的该氧化物一氮化物一氧化 物层的方法为先以干蚀刻去除第一层氧化物与第二层氮化物，蚀刻停在第 三层氧化物上，再以湿蚀刻的方式将第三层氧化物去除干净。
所述的湿蚀刻的方式可为10:1或100:1的稀释氢氟酸溶液蚀刻(DHF) 或10:1的缓冲氧化层蚀刻(BOE)。
所述的方法还包括一回火步骤于移除该第一光阻层后，其回火温度控制 约为1000°C —1100°C。
第二次离子植入制程是以BF2为离子源，并以植入剂量加以控制电阻值。 内层介电层为氧化硅。
所述的方法还包括沉积一内层介电层后，进行一热再回流步骤，温度控 制约85(TC，并利用此热再回流步骤，促进第二次离子植入制程的离子扩散。
第三次离子植入制程以BF2为离子源。
离子植入剂量约为第二次离子植入的两倍以上。
快速热处理温度控制约为90(TC 。由于本发明提供的方法是将原专利中的干蚀刻的方式，改为先干后湿
(Dry-Wet)的蚀刻方式，先以干蚀刻去除第一层氧化物与第二层氮化物，蚀 刻停在第三层氧化物上，再以湿蚀刻的方式将第三层氧化物去除干净，与采 用干蚀刻的方式相比，不仅可以使电容和高阻值电阻区将可于同一制程程序 中形成，并且即使在制备大于800ohms/sq高电阻时，整片晶圆(wafer)的均 匀度(uniformity)好，晶边的合格率高，提高了晶边高电阻值电阻的稳定性， 取得了意想不到的效果。


图1为传统的整合高压元件的高阻值电阻制备于N阱中的截面图； 图2A到2H为本发明整合高压元件的高阻值电阻制备截面图； 图3为离子注入剂量与电阻值的相关曲线；
图4为本发明一较佳实施例的高电阻时的离子注入剂量与电阻值的相关 曲线。
具体实施例方式
首先，如图2A所示，提供一衬底IOO，第一场氧化区105a和第二场氧 化区105b形成在该衬底100上，这是利用传统方法如热氧化法方式形成。介 于第一场氧化区105a和第二场氧化区105b之外可包含有晶体管结构(未标 示在图中)。 一多晶硅层110a、 110b沉积在衬底IOO和场氧化区105a、 105b 上，其中此多晶硅层110a、 110b为未经掺杂的多晶硅，厚度约为1500埃。
其次，如图2B所示， 一光阻层115形成在该多晶硅层110a上，其中该 光阻层115具有一电阻图案。利用此光阻层115为遮罩，对多晶硅层110b进 行第一次离子注入工序，此多晶硅层110b成为一掺杂的多晶硅。此第一次离 子注入工序是利用磷离子为离子源，并进行退火，温度约为100(TC — 110(TC，
以促进离子扩散。
接下步骤如图2C所示，移除光阻层115后， 一多晶硅内介电层如氧化物 一氮化物一氧化物(ONO)层，以传统的方式形成在多晶硅层上。接着，以传统的蚀刻方法蚀刻氧化物一氮化物一氧化物和多晶硅层。未经掺杂的多晶
硅层电阻120a位于第一场氧区105a上，内多晶硅介电层125a位于电阻120a 上，此电阻120a位于第一场氧区105a上，作为高阻值电阻区域。经第一次离 子植入制程后，掺杂的多晶硅层120b位于第二场氧区105b上，此掺杂多晶 硅层120b作为电容的第一电极，内多晶硅介电层125b位于该第一电极120b 上，在这个步骤中，基极同时形成在场氧区105a、 105b以外的区域。接着， 在此步骤后，以标准程序形成发射极和集电极(未标示在图中)。
下一个步骤如图2D所示，图中的A为氧化物，B为氮化物，C为氧化物。 第二多晶硅层130也是经掺杂的多晶硅层，形成在氧化物一氮化物一氧化物 层125b上，第二多晶硅层130作为电容的第二电极。第二光阻层135形成在 底材IOO、电容和高阻区120a上，其中此光阻层135具有一开口图案137暴 露出高电阻120a区域。
本发明的关键的步骤是利用先干后湿(Dry-Wet)的蚀刻方式移除氧化 物一氮化物一氧化物层，即先以干蚀刻去除第一层氧化物A与第二层氮化物 B，蚀刻停在第三层氧化物C上，再以湿蚀刻的方式将第三层氧化物C去除 干净。移除氧化物一氮化物一氧化物层125a后，未经掺杂多晶硅层120a的电 阻值非常高，因此利用第二次离子植入制程加以控制电阻值。本发明中，是 以BF2为离子源，对未经掺杂的多晶硅120a进行离子植入。电阻值和离子植 入剂量的相关曲线如图3所示，电阻值是通过植入BF2的剂量加以控制。其 方程式为
Y= —12.317x3+146.12x2—590.48x+1177.6 Y:电阻值(Ohms/Sq) X:植入剂量(e7cm2) r2=0.9985
高电阻(即大于800ohms/sq)时，本实施例中取两组测试值，如图4所 示的RSPOLY0—HR一2与RSPOLY0_HR—20，测得RSPOLY0_HR_2的相关方
程为
y= — 164.11x+1986.4RSPOLY0_HR—20的相关方程为 y= —174.19x+2059.3
由此可以看出高阻值时电阻值与离子注入剂量成线性关系。
其次，如图2F所示，移除第二光阻层135后， 一内层介电层140如氧化 硅层在底材100、高电阻120a区和电容上。氧化硅层140的形成方法是利用 旋涂玻璃法或其他合适的方法形成的。形成内层介电层140后进行热回流程 序，温度控制约为85(TC。同时藉此热回流动作促进第二次离子植入制程的离 子扩散至电阻120a中。其次利用标准制程在内层介电层140形成多个接触窗 孔122、 132、及126。接触窗孔126连接到高电阻120a区。接触窗孔122连 接到电容的第一电极120b及接触窗孔132连接到第二电极130。
接着如图2G所示，第三光阻层150形成在内层介电层140上，其中此第 三光阻层140具有一开口图案152以暴露出接触窗孔126。为降低接触窗和电 阻120a介面的电阻值，必须进行第三次离子植入制程，以BF2为离子源。第 三次离子植入制程的剂量高于第二次离子植入制程的剂量达二倍以上。之后 移除此第三光阻层150，进行快速热处理制程以促进离子扩散，快速热处理制 程温度为卯(TC 。
之后如图2H所示，沉积导电材质填充接触窗孔122、 132及126以形成 接触窗如160、 162、 164。接触窗164连接高电阻120a区。接触窗160连接 电容的第一电极120b及接触窗162连接电容的第二电极130。接着， 一内连 线如170、 172、 174形成在内层介电层140上。
当然，本领域的普通技术人员应当认识到，以上的实施例仅是用来说明 本发明，而并非用作为对本发明的限制，只要在本发明的实质精神范围内， 对以上所述实施例的变化、变型都将落在本发明的权利要求书的范围内。
权利要求
1.一种于高压元件中整合高阻值电阻制程的方法，该方法包括提供一底材；形成第一场氧区和第二场氧区于该底材上；沉积第一多晶硅层于该底材、该第一场氧区和该第二场氧区上，其中该第一多晶硅层为未经掺杂的多晶硅；形成第一光阻层位于该第一场氧区上，其中该第一光阻层具有一电阻图案；利用该第一光阻层为遮罩，进行第一次离子植入制程至该第一多晶硅层；移除该第一光阻层；形成一氧化物-氮化物-氧化物层于该第一多晶硅层上；蚀刻该氧化物-氮化物-氧化物层和该第一多晶硅层，以形成一电阻位于该第一场氧区上及一电容的一第一电极位于该第二场氧区上；形成第二多晶硅层于该电容的该氧化物-氮化物-氧化物层上，作为该电容的第二电极；形成第二光阻层于该底材、该电阻和该电容上，其中该第二光阻层具有一开口图案以暴露出该电阻；利用先干后湿的蚀刻方式移除位于该电阻上的该氧化物-氮化物-氧化物层；进行第二次离子植入制程到该电阻；移除该第二光阻层；沉积一内层介电层于该底材、该电容和该电阻；蚀刻该内层介电层以形成多个接触窗孔，位于该电容和该电阻上；形成第三光阻层位于该内层介电层上，其中该第三光阻层具有一开口图案，以暴露出该电阻上的该接触窗孔；利用该第三光阻层为遮罩，进行第三次离子植入制程至该电阻；进行一快速热处理制程；以及沉积一导电材质层充填该多个接触窗孔。
2. 如权利要求1所述的方法，其特征在于该第一场氧区和第二场氧区形 成的方法为热氧化法。
3. 如权利要求l所述的方法，其特征在于该第一多晶硅层厚度为1500埃。
4. 如权利要求1所述的方法，其特征在于第一次离子植入制程是利用磷 离子为离子源。
5. 如权利要求1所述的方法，其特征在于还包括一回火步骤于移除该第 一光阻层后，其回火温度控制约为100(TC — 110(TC。
6. 如权利要求1所述的方法，其特征在于利用先干后湿的蚀刻方式移除 位于该电阻上的该氧化物一氮化物一氧化物层的方法为先以干蚀刻去除第 一层氧化物与第二层氮化物，蚀刻停在第三层氧化物上，再以湿蚀刻的方式 将第三层氧化物去除干净。
7. 如权利要求6所述的方法，其特征在于所述的湿蚀刻的方式可为10:1 或100:1的稀释氢氟酸溶液蚀刻或10:1的缓冲氧化层蚀刻。
8. 如权利要求1所述的方法，其特征在于第二次离子植入制程是以BF2 为离子源，并以植入剂量加以控制电阻值。
9. 如权利要求l所述的方法，其特征在于内层介电层为氧化硅。
10. 如权利要求l所述的方法，其特征在于还包括沉积一内层介电层后， 进行一热再回流步骤，温度控制约85(TC，并利用此热再回流步骤，促进第二 次离子植入制程的离子扩散。
11. 如权利要求1所述的方法，其特征在于第三次离子植入制程以BF2 为离子源。
12. 如权利要求11所述的方法，其特征在于离子植入剂量约为第二次离 子植入的两倍以上。
13.如权利要求1所述的方法，其特征在于快速热处理温度控制约为900°C。
全文摘要
本发明公开了一种于高压元件中整合高阻值电阻制程的方法，是利用未经掺杂的多晶硅层取代传统的多晶硅层。在高阻值电阻区并未先行离子植入，直到发射极和集电极区完成之后才进行。在此高阻值电阻区，首先蚀刻氧化物-氮化物-氧化物层，其次以BF₂为离子源对未经掺杂的多晶硅进行离子植入，电阻值是利用植入BF₂剂量加以控制。再进行接触窗蚀刻，更高浓度的BF₂植入到此高阻值电阻区，以降低接触窗的阻值。
文档编号H01L21/82GK101308816SQ20071010791
公开日2008年11月19日 申请日期2007年5月15日 优先权日2007年5月15日
发明者蔡元礼, 谢学瀚 申请人:和舰科技(苏州)有限公司