专利名称：绝缘体上半导体(soi)结构及其制造方法
技术领域：
本发明涉及半导体器件，更具体而言涉及绝缘体上半导体(SOI)结 构及其制造方法，以在互补金属氧化物半导体(CMOS)器件中改善金属 氧化物半导体场效应晶体管(MOSFET)性能。
背景技术：
知的现象。例如，氧化硼向氧化物隔离区域的迁移和偏析可以在半导体沟 道中造成窄宽度效应，因而影响半导体器件阈值电压。在绝缘体上半导体
(SOI)结构内制造的器件的情况下，因为典型地还存在位于半导体器件 之下的掩埋氧化物界面，硼迁移和偏析的影响更加严重。在超薄SOI
(UTSOI)器件中，因为氧化物界面典型地邻接硼掺杂的扩展区域，所以 硼迁移和偏析效应变得更加极端。
硼ii^到下面的掩埋氧化物(BOX)层造成的硼的大量损耗可导致大 的寄生电阻和降低的半导体器件性能。硼从衬底i^掩埋氧化物层的损耗 还可以影响这样的器件的工作，在该器件中使用衬底掺杂作为背栅，或者 使用衬底掺杂以设定阈值电压，如同在具有薄掩埋氧化物(BOX)层的完 全耗尽的器件的情况一样。
硼迁移的可能的解决方案为使用激光或快速退火工艺以激活硼，但该 解决方案严重地限制了工艺流程，并且要求一旦硼掺杂剂在其适当的位置， 切勿将绝缘体上半导体(SOI )结构中的硼掺杂剂暴露到常规的尖J^( spike ) 退火。该解决方案导致器件集成中增加的复杂性，并导致器件设计中增加 的限制。
在半导体制造领域中公开了可以在绝缘体上半导体(SOI)结构内使
用的新颖的掩埋氧化物(BOX)层结构。
例如，Hsu在美国专利No.5，468,657中陈述了一种用于氮化在4吏用注 氧隔离(SIMOX)方法形成的绝缘体上半导体(SOI)结构内的掩i里氧化 物(BOX)层的方法。该氮化方法使用到达这样的深度的氮注入，该深度 与在注氧隔离(SIMOX)方法期间氧被注入的深度相同。
通常，SIMOX工艺的缺点之一为在氧化物/Si界面处的高的后界面电 荷(back-interface charge)。后界面电荷的存在可以导致在SIMOX衬底 上制造的CMOS晶体管的沟道中的迁移率降低(并由此降低驱动电流)。 与在超薄SOI上制造的完全* CMOS的情况一样，在有源Si层很薄(< 20nm)的SIMOX衬底上制造的CMOS器件中迁移率的这种降低尤为严 重。
半导体结构的密度必定继续增加并且尺寸必定继续减小。作为这些密 度和尺寸的趋势的结果，需要阻止硼或其它可移动掺杂剂向氧化物材料例 如掩埋氧化物(BOX)材料迁移和偏析的另外的半导体结构及其制造方法。
发明内容
本发明包括半导体结构和制造所述半导体结构的方法。所述半导体结 构将氮选择性地引入到绝缘体上半导体(SOI)结构的掩埋氧化物(BOX) 层中。可以使用所述方法设计掩埋氧化物(BOX)层中的氮的位置和浓度 分布，以阻止硼或其它可移动摻杂剂从邻接的表面半导体层或邻接的基底 半导体衬底向所述掩埋氧化物层的迁移和偏析.
根据本发明的绝缘体上半导体(SOI)结构包括位于基底半导体衬底 与表面半导体层之间的掩埋介电层。所述掩埋介电层包括其中具有氮梯度 的氧化物材料，所述氮梯度在所述掩埋介电层的与所U底半导体衬底和 所i^面半导体层中的至少一者的界面处增大。所述掩埋介电层具有与所 述基底半导体衬底和所&面半导体层中的所述至少一者的突变界面，所 述突变界面在小于约五个原子层中过渡到所述基底半导体衬底和所^面
半导体层中的所述至少一者。这样的突变界面是直接晶片鍵合形成的界面 的特征。
根据本发明的另一绝缘体上半导体(SOI)结构也包括位于基底半导
体村底与表面半导体层之间的掩埋介电层。所述掩埋介电层也包括其中具 有氮梯度的氧化物材料，所述氮梯度在所述掩埋介电层的与所述基底半导 体衬底和所M面半导体层中的至少一者的界面处增大。所述掩埋介电层 具有与所U底半导体衬底和所^A面半导体层中的所述至少 一者的小于
约10埃RMS的界面粗糙度。
根据本发明的又一绝缘体上半导体(SOI)结构也包括位于基底半导 体村底与表面半导体层之间的掩埋介电层。所述掩埋介电层也包括其中具 有氮梯度的氧化物材料，所述绝缘体上半导体(SOI)结构还包括位于所 述掩埋介电层与所ii^面半导体层之间的第二介电层。所述第二介电层包 括无氮的氧化物介电材料。
根据本发明的制造绝缘体上半导体(SOI)结构的方法包括使用热氮 化方法氮化位于基底半导体衬底上的氧化物层，以提供具有第 一 氮梯度的 氮化的氧化物层，所述第一氮梯度的峰值在所述氮化的氧化物层与所述基 底半导体衬底的界面处，所述方法还包括使用等离子体氮化方法氮化所述 氮化的氧化物层，以提供具有第二氮梯度的二次氮化的氧化物层，所述第 二氮梯度的峰值在所述二次氮化的氧化物层的暴露的表面处。所述方法还 包括在所述二次氮化的氧化物层的暴露的表面上层压表面半导体层。
考虑下面的结合附图给出的详细说明，本发明的目的、特征以及优点 将变得更加显而易见，其中
图1示出了常规绝缘体上半导体(SOI)结构的示意性截面图，示例 了在常规绝缘体上半导体(SOI)结构内可移动掺杂剂(例如硼)从基底 半导体村底和表面半导体层向掩埋氧化物(BOX)层中的迁移和偏析'
图2示出了在薄的绝錄 沐上半导体(SOI)衬底上制造的pMOSFET
的示意性截面图，示例了可移动掺杂剂(例如硼)从扩展区域向掩埋氧化
物(BOX)层中的迁移和偏析。
图3示出了本发明的绝缘体上半导体(SOI)结构的实施例的示意性 截面图，该结构在掩埋氧化物(BOX)层的与基底半导体衬底和表面半导 体层的界面处引入了设计的梯度的氮掺杂剂浓度。
图4A-4F示出了一系列示意性截面图，示例了在根据本发明的实施例 制造绝缘体上半导体(SOI)结构时的渐进阶段的结果。
图5A和5B示出了 一对示意性截面图，示例了在才艮据本发明的另外的 实施例制造绝缘体上半导体(SOI)结构时的渐进阶段的结果。
图6和图7示出了根据本发明的实施例的位于单独的绝缘体上半导体 (SOI)结构内的金属氧化物半导体场效应晶体管(MOSFET)的一对示 意性截面图。
具体实施例方式
本发明包括绝缘体上半导体(SOI)结构和制造该绝缘体上半导体 (SOI)结构的方法。所述绝缘体上半导体(SOI)结构包括在掩埋氧化物 (BOX)层内引入的具有梯度的氮。掩埋氧化物(BOX)层内的氮梯度分 布被优化，以在绝缘体上半导体(SOI)结构内阻止可移动掺杂剂(即硼) 从邻接部分掩埋氧化物(BOX)层的基底半导体村底和表面半导体层迁移 和偏析。
实施例的结构和方法将在下面更详细地描述，并结合上述附图进行理 解。因为上述附图仅仅旨在示例性的目的，所以附图不必按比例绘制.
图1示出了根据现有技术的绝缘体上半导体(SOI)结构的示意性截 面图。绝缘体上半导体(SOI)结构包括基底半导体村底30。掩埋氧化物 (BOX)层20位于基底半导体衬底30上。表面半导体层10位于掩埋氧 化物(BOX)层20上。
图1还示出了在通常的高温(即约800'C至约1200'C )处理步骤期间 易于从基底半导体衬底30和表面半导体10迁移和偏析到掩埋氧化物
(BOX)层20中的可移动掺杂剂(例如硼)原子40。
图2示出了在相对薄的绝缘体上半导体(SOI)结构(即表面半导体 层10具有约30至约350埃的厚度)上制造的MOSFET即晶体管T (通 常为p-MOSFET)的示意性截面图。晶体管T包括位于表面半导体层10 上的栅极电介质51。栅电极52位于栅极电介质51上并与其对准，但这样 的对准不是现有技术的局限。 一对隔离物53(以截面图示例的，但旨在表 示在平面图中围绕栅极52的单个隔离物)邻接栅电极52和栅极电介质51 的相反的侧壁。最后， 一对源/漏区域54位于表面半导体层10内并通过在 栅电极52之下对准的沟道区域被分隔。
图2还示例了可移动掺杂剂原子40从(1)源/漏区域54的一对扩 展区域部分55 (即源/漏区域54的在隔离物53之下的部分)；以及(2) 基底半导体衬底30向掩埋氧化物(BOX)层中的迁移和偏析。当源/漏区 域54的扩展区域部分55邻接掩埋氧化物(BOX)层20时，在相对薄的 表面半导体层10 (即表面半导体层的厚度小于约350埃)中可移动掺杂剂 原子40从源/漏区域54的扩展区域部分55向掩埋氧化物(BOX)层20 中的迁移和偏4斤加剧。
图3示出了根据本发明的增强的绝缘体上半导体(SOI)结构的示意 性截面图。增强的绝缘体上半导体(SOI)结构包括在掩埋氧化物(BOX) 层20内的氮梯度。氮梯度包括(1)在掩埋氧化物(BOX)层20内邻 接半导体表面层10与掩埋氧化物(BOX)层20的界面的第一高氮浓度区 域60;以及(2 )在掩埋氧化物(BOX)层内邻接基底半导体衬底30与掩 埋氧化物(BOX)层20的界面的第二高氮浓度区域70。
笫一高氮浓度区域60和第二高氮浓度区域70中的每一者包括相对于 硅原子浓度和氧原子浓度的总和的约0.1至10原子百分比的氮浓度(即第 一高氮浓度区域60和第二高氮浓度区域70的硅:氧:氮原子比率为约 30:60:10至约333:666:1).在第一高氮浓度区域60与第二高氮浓度区域 70之间的掩埋氧化物(BOX)层20的区域具有小于约0.1原子百分比的 氮浓度。氮梯度典型地为连续的，其中最大氮浓度在掩埋氧化物(BOX)
层20与表面半导体层10和基底半导体衬底30的界面处的掩埋氧化物 (BOX)层20内。
下面的实施例描述根据其示意性截面图示于图3的绝缘体上半导体 (SOI)结构一般地制造绝缘体上半导体(SOI)结构的方法。
图4A至图4F示出了一系列示意性截面图，示例了才艮据本发明的实施 例制造绝缘体上半导体(SOI)结构的渐进阶段的结果。本发明的该实施 例包括本发明的第 一 实施例。
图4A示出了半导体衬底80。掩埋氧化物(BOX)层90位于半导体 村底80上。
半导体衬底80可以包括多种半导体材料中的任何一种。非限制性实例 包括硅、锗、硅锗合金、碳化硅、珪锗碳化物合金以及化合物半导体材料。 化合物半导体材料的非限制性实例包括砷化镓、砷化铟以及磷化铟半导体 材料。典型地，半导体衬底80包括具有约1至约3 nm的厚度的硅或硅锗 合金半导体材料。
掩埋氧化物(BOX)层90包括氧化物介电材料。氧化物介电材料可 以包括元素例如硅或锗的氧化物.氧化硅为常用的氧化物材料，不排除其 它的氧化物材料.可以使用多种方法中的任何一种形成氧化物介电材料。 层转移方法和层压方法是常用的方法。还预期淀积方法例如化学气相淀积 方法和物理气相淀积方法。由于^f吏用注氧隔离(SIMOX)方法形成的半导 体村底与掩埋氧化物(BOX)层的界面常常被不精确地限定并具有不希望 的相对高的浓度的固定电荷，所以当前的实施例和本发明都不使用注氧隔 离(SIMOX)方法来形成掩埋氧化物(BOX)层90。典型地，掩埋氧化 物(BOX)层卯包括具有约200至约1000埃的厚度的氧化硅材料。
图4B示出了氮化掩埋氧化物(BOX)层卯以在产生的掩埋氧化物 (BOX)层90，内在半导体衬底80与产生的掩埋氧化物(BOX)层卯，的 界面附近形成第一氮梯度100的结果。使用热氮化方法形成第一氮梯度 100。不排除其它方法，只要其它的方法在掩埋氧化物(BOX)层90，内在 半导体衬底80与掩埋氧化物(BOX )层卯，的界面附近形成第一氮梯度(与
第一氮梯度100相似)。
当形成掩埋氧化物(BOX)层90，时，热氮化方法允许氮化材料穿过 掩埋氧化物(BOX)层卯扩散到掩埋氧化物(BOX)层卯与半导体衬底 80的界面。热氮化方法使用选自至少氮、氧化亚氮以及氧化氮氮化材料的 氮化材料。典型地，根据当前的实施例的热氮化方法使用约500°至约1350° 摄氏度的半导体衬底80和掩埋氧化物(BOX)层卯温度。典型地，第一 氮梯度100在掩埋氧化物(BOX)层卯，内邻接掩埋氧化物(BOX)层90， 与半导体衬底80的界面具有约20至约1000埃的厚度。如上面所公开的， 第一氮梯度100在掩埋氧化物(BOX)层卯，内具有约0.1至约10原子百 分比的氮含量(即在笫一氮梯度100内的硅:氧:氮原子比率为约333:666:1 至约30:60:10)。
图4C示出了进一步氮化掩埋氧化物(BOX)层90，以在掩埋氧化物 (BOX)层卯"的表面处形成第二氮梯度110的结果，使用有效地为表面 氮化方法而不是扩散氮化方法的等离子体氮化方法实现在掩埋氧化物 (BOX)层90，，内提供第二氮梯度110的进一步氮化。等离子体氮化方法 可以使用与上面公开的用于在掩埋氧化物(BOX)层卯，内形成第一氮梯 度100的热氮化方法相同的氮化材料。通常等离子体氮化方法可以使用在 常规限制内可以选择性地变化的常规等离子体氮化M，只要第二氮梯度 内的尺寸和浓度符合下述限制。
与第一氮梯度100相似，在掩埋氧化物(BOX)层90"内第二氮梯度 110典型地也具有约20至约1000埃的深度，第二氮梯度110典型地也具 有处于与第一氮梯度100的相同M的范围类似的范围的硅:氧:氮原子比 率。
图4D示出了向半导体衬底80中注入氢离子(其中注入剂量为每平方 厘米约5el4至约5el6氢离子)以在半导体衬底80内形成断裂面120的结 果。旨在如此定位断裂面120，以留下到掩埋氧化物(BOX)层90"内第 一氮梯度100的半导体衬底80的约50至约2000埃的厚度.根据断裂面 120的位置调整氢注入的能量。除了使用断裂面120以外，还可以使用用
于最终解理半导体衬底80，或者可选地简单地减薄半导体衬底80的其它 方法。
图4E示出了第二半导体衬底130，其位于掩埋氧化物(BOX)层卯，， 上并层压到掩埋氧化物(BOX)层卯"。第二半导体衬底130包括这样的 半导体材料，该半导体材料选自与半导体衬底80的材料相同的半导体材 料。半导体衬底80和第二半导体衬底130可以包括相同的半导体材料，或 者可以使用不同的半导体材料。另外，半导体衬底80和第二半导体衬底 130可以具有相同或不同的掺杂剂极性、掺杂剂浓度以及结晶取向。典型 地，第二半导体衬底130包括不必具有与半导体衬底80相同的掺杂剂极性、 掺杂剂浓度以及结晶取向的硅或硅锗合金半导体材料。
图4F首先示出了倒置图4E的半导体结构的结果。
图4F还示出了沿着图4D和图4E中示例的断裂面120解理半导体衬 底80以由此在绝缘体上半导体(SOI)结构内形成表面半导体层140的结 果。绝缘体上半导体(SOI)结构包括作为基底半导体衬底的第二半导体 衬底130。掩埋介电层卯，，位于第二半导体村底130上，其中第二氮梯度 110邻接第二半导体衬底130。表面半导体层140位于掩埋氧化物(BOX) 层卯，，上，其中第一氮梯度100邻接表面半导体层140。
可以使用半导体制造领域中常规的多种方法中的任何一种实现半导体 衬底80的沿着图4D和图4E中示例的断裂面120的解理以提供表面半导 体层140。热辅助解理方法和机械辅助解理方法是常用的方法.机械辅助 解理方法是典型的。如上所述，还可以将对于解理方法可替换的减薄方法 用于由半导,底80形成表面半导体层140。这样的可替换的减薄方法包 括但不限于化学蚀刻减薄方法、M抛光减薄方法以及化学;W^抛光减薄
方法，
图4F示出了根据包括本发明的第一实施例的本发明的实施例制造的 绝缘体上半导体(SOI)结构。该绝缘体上半导体(SOI)结构包括第二半 导体衬底130，该第二半导体村底130包括基底半导体衬底。掩埋氧化物 (BOX)层卯"层压在并位于第二半导体衬底130上。表面半导体层140
层压在并位于掩埋氧化物(BOX)层90，，上。掩埋氧化物(BOX)层90" 包括位于掩埋氧化物(BOX)层卯"的邻接第二半导体衬底130的部分内 的第二氮梯度110。掩埋氧化物(BOX)层90"还包括位于掩埋氧化物 (BOX)层卯"的邻接表面半导体层140的部分内的第一氮梯度100。第 一氮梯度100和第二氮梯度110阻止可移动掺杂剂(即典型地硼)从表面 半导体层140或第二半导体衬底130迁移和偏析到掩埋氧化物(BOX)层 卯，，中。
根据如图4F中示例的第一实施例的绝缘体上半导体(SOI)结构具有 掩埋氧化物(BOX)层卯"的与第二半导^H"底130和表面半导体层140 的突变和陡峭地限定的界面。突变和陡峭地限定的界面由在制造绝缘体上 半导体(SOI)结构时淀积方法、层压方法或层转移方法的使用而产生。 掩埋氧化物(BOX)层90，，的与第二半导体衬底130和表面半导体层140 的前述两个突变和陡峭地限定的界面中的任何一个典型地具有(1)小于 约10埃RMS的界面粗糙度(其中RMS为均方根，并旨在被计算为与掩 埋氧化物层90，，与表面半导体层140或第二半导体衬底130中的任一个的 界面的位置的平均值的个体偏差的平方和的平方根)；以及(2)从掩埋氧 化物(BOX)层卯，，到第二半导体衬底130或表面半导体层140的小于约 五个原子层的过渡。使用通过透射电子显微镜(TEM)拍摄的截面图像可 以容易地辨别原子层过渡.
为了比较，使用注氧隔离(SIMOX )方法形成的绝缘体上半导体(SOI) 结构不大可能获得前述界面皿度限制或原子层过渡限制。当使用注氧隔 离(SIMOX)方法形成与图4F中示例的绝缘体上半导体(SOI)结构相 关的绝缘体上半导体(SOI)结构时，掩埋氧化物(BOX)层与表面半导 体层或基底半导体衬底之间的界面,度将典型地大于10埃RMS (即均 方根)。类似地，对于使用注氧隔离(SIMOX)方法制造的绝缘体上半导 体(SOI)结构，从掩埋氧化物(BOX)层到表面半导体层或基底半导体 衬底的过渡典型地需要大于5个原子层。SIMOX晶片中的氧化物/Si界面
典型地还具有比通过层压或晶片键:合形成的soi衬底中的氧化物/si界面
高的固定电荷。
图5A和5B示出了 一对示意性截面图，示例了根据本发明的另 一实施 例制造绝缘体上半导体(SOI)结构时的渐进阶段的结果。本发明的该另 一实施例包括本发明的第二实施例。
图5A示出了 一般地与第一实施例相关的绝缘体上半导体(SOI)结构 的示意性截面图。根据第二实施例的绝缘体上半导体(SOI)结构由进一 步加工第一实施例中的图4C的绝缘体上半导体(SOI)结构而产生。
图5A中示例的第二实施例的绝缘体上半导体(SOI)结构在第一种情 况下包括半导体衬底80，该半导体村底80包括基底半导体衬底。进一步 包括第一氮梯度100和第二氮梯度110的掩埋氧化物(BOX)层90"位于 半导体衬底80上。掩埋氧化物(BOX)层90"内的第一氮梯度100接触 半导体衬底80。上述的层和结构可以包括与图4C中示例的相同标示的层 和结构的材料类似、等价或相同的材料，具有与图4C中示例的相同标示 的层和结构的尺寸类似、等价或相同的尺寸，并且使用与用于形成图4C 中示例的相同标示的层和结构的方法类似、等价或相同的方法形成。
第二实施例还包括(1)位于掩埋氧化物层卯，，上并接触第二氮梯度 110的第二掩埋氧化物(BOX)层145;以及(2)位于第二掩埋氧化物层 145上的第二半导体衬底160。第二半导体衬底160还包括由氢离子注入产 生的断裂面150。因此，在第二实施例中，掩埋氧化物层90"具有与第二 掩埋氧化物层145而不是与源自第二半导体衬底160的表面半导体层的突 变界面，该第二半导体衬底160随后在断裂面150处被解理。
第二掩埋氧化物(BOX)层145可以包括与图4A中示例的掩埋氧化 物层卯(即在其氮化以形成掩埋氧化物(BOX)层卯，或卯，，以前)的材 料类似、等价或相同的材料，并可以^使用与用于形成图4A中示例的掩埋 氧化物层90的方法类似、等价或相同的方法形成。这样，第二掩埋氧化物 (BOX)层145将典型地包括这样的氧化物，该氧化物包括硅和/或锗，但 没有氮，不排除其它元素的氧化物。典型地，第二掩埋氧化物(BOX)层 145具有约5至约100埃的厚度.
另外包括断裂面150的第二半导体衬底160与图4E中示例的包括断 裂面120的半导体衬底80类似。可以使用与在第一实施例中用于形成包括 断裂面120的半导衬底80的方法类似、等价或相同的方法形成包括断裂面 150的第二半导,底160。
图5B示出了沿图5A中示例的断裂面150解理半导体衬底160以形成 根据本发明的第二实施的绝缘体上半导体(SOI)结构中的表面半导体层 170的结果。
因此，根据第二实施例的绝缘体上半导体(SOI)结构包括半导体村 底80，该半导M底80包括基底半导体衬底。掩埋氧化物(BOX)层卯" 位于半导体衬底80上。掩埋氧化物(BOX)层卯"包括第一氮梯度100 和第二氮梯度110，该第一氮梯度100包括接触半导体衬底80的区域，第 二氮梯度110在其相反区域处。第二掩埋氧化物(BOX)层145接触掩埋 氧化物(BOX)层90，，内的第二氮梯度110。表面半导体层170接触第二 掩埋氧化物(BOX)层145。
在第二实施例中，第一氮梯度100和第二氮梯度110提供与在第一实 施例情况下相同的上述对可移动掺杂剂(即典型地硼)迁移和偏析的阻止。
图6示出了位于图4F的绝缘体上半导体(SOI)结构的表面半导体层 140内的场效应晶体管T，。场效应晶体管T，包括位于表面半导体层140上 的栅极电介质200。栅电极210位于栅极电介质200上。多个隔离物层220 邻接栅电极210和栅极电介质200的侧壁。 一对源/漏区域230位于表面半 导体层140内并通过位于栅电极210之下的沟道区域分隔。源/漏区域230 的扩展区域部分250位于隔离物层220之下.
包括场效应晶体管T，的上述层和结构中的每一者可以包括在半导体 制造领域中通常常规的材料，具有在半导体制造领域中通常常规的尺寸， 并使用在半导体制造领域中通常常规的方法形成。
栅极电介质200可以包括其在真空中测量的介电常数为约4至约20 的通常常规的栅极电介质材料例如氧化物、氮化物或氧氮化物。不排除处 于相同介电常数范围的其它元素的氧化物、氮化物以及氧氮化物。栅极电 介质200还可包括其仍在真空中测量的介电常数为约20至至少约100的通 常较高介电常数的栅极电介质材料。这样的通常较高介电常数的栅极电介 质材料的实例包括但不限于氧化铪、硅酸铪、氧化钽、氧化钛、氧化镧、 钛酸钡锶(BST)以及锆钛酸铅(PZT)。
上述栅极电介质材料可以使用适于它们的成分材料的多种方法中的任 何一种淀积，否则是在半导体制造领域中常规的。方法的非限制的实例包 括化学气相淀积方法(包括原子层化学气相淀积方法)和物理气相淀积方 法(包括溅射方法)。
同样地，栅电极210可以包括多种栅电极导体材料中的任何一种。非 限制的实例包括特定的金属、金属合金、金属硅化物以及金属氮化物。还 包括摻杂的多晶硅(即具有每立方厘米约lel8至约le22个掺杂剂原子的 掺杂剂浓度)栅电极材料和多晶硅化物(polycide)(掺杂的多晶^/金属 硅化物叠层)栅电极材料.
栅电极导体材料也可以使用适于它们的成分材料的多种方法中的任何 一种形成。非限制性的实例包括,方法、化学气相淀积方法以及物理气 相淀积方法。
尽管在本半导体制造领域中还公知包括导体隔离物材料的隔离物，隔 离物220典型地包括介电隔离物材料.隔离物220可以可选地包括介电材 料和/或导体材料的压层或复合物。隔离物220典型地使用向隔离物220提 供在特性上向内指向的形状的均厚(blanket)层淀积和各向异性回蚀刻方 法形成。
典型地使用两步离子注入方法形成源/漏区域230，该两步离子注入方 法使用可选地具有或不具有隔离物220的栅电极210作为掩模。两步离子 注入方法中的第一步骤使用没有隔离物220的栅电极210作为掩模，并在 表面半导体层140中形成源/漏区域230的扩展区域部分250。两步离子注 入方法中的第二步骤使用栅电极210和隔离物220作为掩模，在表面半导 体层140中形成源/漏区域230的导体区域部分。
如图6中所示例的，第二半导体衬底130和源/漏区域230的扩展区域
部分250可以包括可移动掺杂剂40 (即典型地硼可移动掺杂剂)。由于存 在第一氮氮梯度100和第二氮梯度110，就向掩埋氧化物(BOX)层90" 的迁移和偏析而言，可移动掺杂剂40是固定不动的。
图6示出了位于根据图4F中所示例的本发明的第一实施例的绝缘体 上半导体(SOI)结构内的场效应晶体管T，的示意性截面图。场效应晶体 管T，包括一些可移动掺杂剂40，这些可移动掺杂剂40包括在(1)包括 基底半导体衬底的第二半导体衬底130内；以及(2)表面半导体层140 内。邻接表面半导体层140的掩埋氧化物(BOX)层卯"内的第一氮梯度 100和邻接第二半导^^t底130的掩埋氧化物(BOX)层卯"内的第二氮 梯度110的存在阻止了可移动掺杂剂40迁移和偏析到掩埋氧化物(BOX) 层90"中。
图7示出了位于根据图5B中所示例的本发明的第二实施例的绝缘体 上半导体(SOI)结构内的场效应晶体管T，的示意性截面图。
图7与图6非常类似，但不同之处在于(1)半导体衬底80作为基 底半导体村底而不是第二半导体衬底130作为基底半导体层的存在；(2 ) 掩埋氧化物(BOX)层卯，，的倒置；(3 )第二掩埋氧化物(BOX)层145 的引入；以及(4)替代表面半导体层140的表面半导体层HO的存在.
在图7的示意图中，第二氮梯度110仍固定了晶体管T，内的可移动掺 杂剂40，使其不会迁移到掩埋氧化物(BOX)层卯"中，但可移动掺杂剂 40可以迁移和偏析到不包括氮梯度的第二掩埋氧化物(BOX)层M5中。 由于减小了扩展和源/漏区域中的器件寄生电阻，图7中示例的半导体结构 导致了显著更高的FET驱动电流(以及因此提高了的电路性能)'
在前述实施例中描述和示例了用于在绝缘体上半导体(SOI)结构内 使可移动掺杂剂(即硼)4面半导体层和基底半导体衬底向掩埋氧化物 (BOX)层的迁移和偏析最小化的结构和方法。对这样的可移动掺杂剂的 迁移和偏析的阻止4吏得可以在绝缘体上半导体(SOI)结构内的相对薄的 表面半导体层(即小于约350埃)内制造低扩展薄膜电阻pMOSFET。这 样，通过前述实施例能够制造较高性能的器件例如特别地pMOSFET器
件。在绝缘体上半导体(SOI)结构内防止可移动掺杂剂迁移和偏才斤到掩 埋氧化物(BOX)层中对于其中将表面半导体层掺杂用作背栅并用于设定 阈值电压的完全*的绝缘体上半导体(SOI)基器件也是有利的。
应该注意，虽然上面提供的附图和说明示出了在与基底半导体层的以 及与表面半导体层的两个界面处的氮梯度，但本发明不限于此。例如，氮 梯度可以仅仅位于与基底半导体层的界面或与表面半导体层的界面处。
本发明的优选实施例是对本发明的示例而不是对本发明的限制。可以 对根据本发明的优选实施例的半导体结构的方法、材料、结构以^L〈寸做 出更改和修改，但仍提供根据本发明，进一步地说根据所附权利要求的半 导体结构。
权利要求
1.一种绝缘体上半导体结构，包括位于基底半导体衬底与表面半导体层之间的掩埋介电层，所述掩埋介电层包括其中包括氮梯度的氧化物材料，所述氮梯度在所述掩埋介电层的与所述基底半导体衬底和所述表面半导体层中的至少一者的界面处增大，所述掩埋介电层包括与所述基底半导体衬底和所述表面半导体层中的所述至少一者的突变界面，所述突变界面在小于约五个原子层中过渡到所述基底半导体衬底和所述表面半导体层中的所述至少一者。
2. 根据权利要求1的绝缘体上半导体结构，其中所述掩埋介电层具有 与所述表面半导体层的所述突变界面.
3. 根据权利要求1的绝缘体上半导体结构，其中所述掩埋介电层具有 与所述基底半导体衬底和所&面半导体层的所述突变界面。
4. 根据权利要求1的绝缘体上半导体结构，其中所述突变界面还包括 小于约IO埃RMS的界面粗糙度。
5. 根据权利要求l的绝缘体上半导体结构，其中所述氧化物材料包括 氧化硅和氧化锗中的至少一种。
6. —种绝缘体上半导体结构，包括位于基底半导体衬底与表面半导体层之间的掩埋介电层，所述掩埋介 电层包括其中包括氮梯度的氧化物材料，所迷氮梯度在所述掩埋介电层的 与所述基底半导体衬底和所i14面半导体层中的至少一者的突变界面处增 大，所述掩埋介电层包括与所述基底半导体衬底和所述表面半导体层中的 所述至少一者的小于约IO埃RMS的界面皿度。
7. 根据权利要求6的绝缘体上半导体结构，其中所述掩埋介电层包括 与所5^面半导体层的小于约10埃RMS的所述界面粗糙度。
8. 根据权利要求6的绝缘体上半导体结构，其中所述掩埋介电层包括 与所述基底半导体衬底和所^面半导体层的小于约IO埃RMS的所述界
9. 根据权利要求6的绝缘体上半导体结构，其中所述突变界面具有小 于约5个原子层的界面过渡厚度。
10. 根据权利要求6的绝缘体上半导体结构，其中所述氧化物材料包 括氧化硅和氧化锗中的至少 一种。
11. 一种绝缘体上半导体结构，包括位于基底半导体衬底与表面半导体层之间的掩埋介电层，所述掩埋介 电层包括其中具有氮梯度的氧化物材料；以及位于所述掩埋介电层与所述表面半导体层之间的第二介电层，所述第 二介电层包括无氮的氧化物介电材料，
12. 根据权利要求ll的绝缘体上半导体结构，其中所述掩埋介电层具 有与所述基底半导体村底和所述第二介电层中的至少 一者的突变界面，所 述突变界面在小于约五个原子层中过渡到所述基底半导体衬底和所述第二 介电层中的所述至少一者。
13. 根据权利要求12的绝缘体上半导体结构，其中所述掩埋介电层具 有与所述第二介电层的所述突变界面。
14. 根据权利要求11的绝缘体上半导体结构，其中所述掩埋介电层具 有突变界面，所述突变界面具有与所述基底半导体村底和所述第二介电层 中的至少一者的小于约10埃RMS的界面^a^度。
15. 根据权利要求14的绝缘体上半导体结构，其中所述掩埋介电层具 有与所述第二介电层的所述突变界面.
16. —种制造绝缘体上半导体结构的方法，包括以下步骤使用热氮化方法氮化位于基底半导体衬底上的氧化物层，以提供具有 第一氮梯度的氮化的氧化物层，所述第 一氮梯度的峰值在所述氮化的氧化 物层与所述基底半导体衬底的界面处；使用等离子体氮化方法氮化所述氮化的氧化物层，以提供具有第二氮 梯度的二次氮化的氧化物层，所述第二氮梯度的峰值在所述二次氮化的氧 化物层的暴露的表面处；以及在所述二次氮化的氧化物层上层压表面半导体层以接触所述第二氮梯 度。
17. 根据权利要求16的方法，其中所述热氮化方法使用选自氮氮化材 料、氧化氮氮化材料以及氧化亚氮氮化材料的氮化材料。
18. 根据权利要求16的方法，其中所述热氮化方法使用约500至约 1350摄氏度的热扩散温度。
19. 根据权利要求16的方法，其中所述等离子体氮化方法使用选自氮 氮化材料、氧化氮氮化材料以及氧化亚氮氮化材料的氮化材料。
20. 根据权利要求16的方法，其中在所述二次氮化的氧化物层内所述 第一氮梯度和所述第二氮梯度中的每一者具有约20至约1000埃的深度。
全文摘要
一种绝缘体上半导体结构包括位于基底半导体衬底与表面半导体层之间的掩埋介电层。所述掩埋介电层包括其中包括氮梯度的氧化物材料，所述氮梯度的峰值在所述掩埋介电层的与所述基底半导体衬底和所述表面半导体层中的至少一者的界面处。所述掩埋介电层的与所述基底半导体衬底和所述表面半导体层中的所述至少一者的界面是突变的，在小于约5个原子层厚度中提供过渡，并具有小于约10埃PMS的界面粗糙度。包括无氮的氧化物介电材料的第二介电层可以位于所述掩埋介电层和所述表面半导体层之间。
文档编号H01L21/31GK101106141SQ200710128129
公开日2008年1月16日 申请日期2007年7月6日 优先权日2006年7月10日
发明者A·I·舒, D·V·辛格, J·W·斯雷特, W·亨施, 任志斌, 古川俊治 申请人:国际商业机器公司