光感测元件及其制作方法

专利名称：光感测元件及其制作方法
光感测元件及其制作方法
技术领域：
本发明是关于一种光感测元件。背景技术：
现今各种消费性电子产品，无论是电脑的液晶显示器、液晶电视、等离子体电视 或是手机、个人数字助理(PDA)、数字相机及掌上游戏机的显示屏幕，乃至于自动提 款机(ATM)的触控屏幕，皆广泛运用平面显示器的技术。因此，大幅提升了消费者对 于平面显示器画面的色彩及亮度敏锐度的要求。基于上述的需求，现今的显示器，尤 其是在各种触控式面板(touch panel)中，均组装了可感应外部光线的光感测元件， 使平面显示器于外在环境光线变化时，可适当变化画面的亮度与色彩，让消费者无论 在何种情况下，均可获得更佳的视觉效果。请参照图l，图1为现有一触控式面板的运作示意图。如图1所示，现有触控式 面板主要包含一上基板12、 一下基板14、 一黑色矩阵层38设在部份上基板12上以 及至少一由感光二极管16及薄膜晶体管18所构成的光感测元件设置在下基板14上。 其中，感光二极管16通常包含一 P型掺杂区20、 一 N型掺杂区22、以及一设在P型 掺杂区与N型掺杂区之间的本征区24，而设在感光二极管16旁边的薄膜晶体管18 则具有一源极/漏极区域26、 一轻掺杂源极/漏极区域28、 一位于轻掺杂源极/漏极区 域28间的本征区(未图示)、 一栅极介电层30、 一栅极32、 一内层介电层34覆盖在 源极/漏极区域26与轻掺杂源极/漏极区域28上以及二电极36分别连接源极/漏极区 域26。一般而言，触控式面板在运作时，设在下基板上的光感测元件会因手指是否反射 背光模组发出的光而改变储存电容上的电压，因此光感测元件的电流对光敏感度的大 小是触控式面板成功与否的重要关键。然而，目前的触控式面板通常具有下列问题 其一是面板中的光感测元件对光线不够敏感，另一问题则是光感测元件的光电流不够
大。上述原因在于光感测元件16及薄膜晶体管18中构成P型掺杂区20、 N型掺杂区 22、本征区24、源极/漏极区域26、轻掺杂源极/漏极区域28及位于轻掺杂源极/漏 极区域28间的本征区(未图示)材料皆是利用多晶硅的半导体层，亦即同一晶格状态。 虽然，多晶硅的半导体层所具有的电子流动速率较快及电性稳定等物理特性，但易出 现上述问题。因此，如何通过改善目前的制作工艺以提升光感测元件的光敏感度与光 电流即为现今一重要课题。
发明内容因此本发明的目的为提供一种光感测元件及其制作方法，以改善上述现有的问题。本发明的另一目的揭露一种光感测元件，其包含一具有至少一晶体管区以及至少 一光感测区的基板、 一具有第一状态的图案化第一半导体层、 一介电层、 一图案化导 电层、 一内层介电层、 一具有第二状态的图案化第二半导体层、二第一电极形成于内 层介电层上以及二第二电极形成于图案化第二半导体层上。其中，图案化第一半导体 层是形成于晶体管区的基板上并具有一第一掺杂区与一第二掺杂区。介电层是覆盖在 基板及图案化第一半导体层上，图案化导电层是形成于晶体管区及光感测区上的介电 层上，内层介电层是覆盖在介电层及图案化导电层上并具有至少二孔洞分别暴露出图 案化第一半导体层的第一掺杂区及第二掺杂区。图案化第二半导体层是形成于光感测 区上，且第一电极是电性连接图案化第一半导体层。本发明的再一目的揭露一种制作光感测元件的方法。首先提供一基板，该基板上 具有至少一晶体管区、以及至少一光感测区。然后形成一具有第一状态的图案化第一 半导体层于该晶体管区的该基板上，其具有一第一掺杂区及一第二掺杂区。接着覆盖 一介电层于该基板及该晶体管区的该第一半导体层上，并形成一图案化导电层于该晶 体管区及该光感测区上的该介电层上。然后覆盖一内层介电层于该介电层上及该图案 化导电层上，其具有至少二个孔洞分别暴露出部分该第一半导体层的该第一掺杂区及 该第二掺杂区。随后形成一具有第二状态的图案化第二半导体层于该光感测区上、形 成二第一电极于该内层介电层上且电性连接该图案化第一半导体层以及形成二第二 电极于该图案化第二半导体层上。
本发明的再一目的揭露一种显示面板，其具有一显示区及一非显示区，且显示面 板包含多个画素设置在显示区、至少一驱动电路电性连接于该些画素以及至少一光感 测区域，且光感测区域具有至少一光感测元件电性连接于该些驱动电路。其中，光感 测元件包含一具有至少一晶体管区以及至少一光感测区的基板、一具有第一状态的图 案化第一半导体层、 一介电层、 一图案化导电层、 一内层介电层、 一具有第二状态的 图案化第二半导体层、二第一电极形成于内层介电层上以及二第二电极形成于图案化 第二半导体层上。图案化第一半导体层是形成于晶体管区的基板上并具有一第一掺杂 区与一第二掺杂区。介电层是覆盖在基板及图案化第一半导体层上，图案化导电层是 形成于晶体管区及光感测区上的介电层上，内层介电层是覆盖在介电层及图案化导电 层上并具有至少二孔洞分别暴露出图案化第一半导体层的第一掺杂区及第二掺杂区。 图案化第二半导体层是形成于光感测区上，且第一电极是电性连接图案化第一半导体 层。关于本发明的优点与精神，可通过以下的发明详述及所附图示得到进一步的了 解。然而所附图示，仅供参考与说明，非以对本发明加以限制。
图1为现有一触控式面板的运作示意图。图2至图8为本发明第一实施例制作一光感测元件的示意图。图9为图8光感测元件中光感测器的上视图。图10为本发明第二实施例将光感测器的图案化导电层的第二部分进行电性连接 的上视图。图11为图10中沿着切线AA'的剖面示意图。图12为本发明第三实施例将光感测器的图案化导电层的第二部分进行电性连接 的上视图。图13为图12中沿着切线BB'与CC'的剖面示意图。图14为本发明第四实施例将光感测器的图案化导电层的第二部分进行电性连接 的上视图。图15为图14中沿着切线DD'与EE'的剖面示意图。图16为本发明第五实施例将光感测元件应用于一显示面板上的示意图。图17为本发明第六实施例将光感测元件应用于一显示面板上的示意图。
图18为本发明第七实施例将光感测元件设置在显示面板的显示区的示意图。 图19为本发明第五实施例将光感测元件设在显示面板的非显示区的电路示意图。 图20为本发明第七实施例将光感测元件设置在显示面板的显示区的电路示意图。 图21为本发明第八实施例的光电装置示意图。
具体实施方式本发明主要是在制作光感测元件时同时结合不同晶格的含硅材料制作工艺的优 点来制作光感测元件的薄膜晶体管、储存电容及光感测器。其中，薄膜晶体管及光感 测器中所使用的半导体层是分别由两种不同型态的含硅材料所构成。根据本发明的较 佳实施例，薄膜晶体管中的半导体层由含硅的多晶材料所构成，而光感测器中的半导 体层则由含硅的非晶材料所构成为范例。由于含硅的非晶材料具有比其他材质更佳的 光敏感度，因此本发明的光感测器可达到比现有光感测元件更佳的光敏感度。
请参照图2至图8，图2至图8为本发明第一实施例制作一光感测元件的示意图。 如图2所示，首先提供一基板42，且基板42上具有至少一晶体管区44、至少一电容 区46以及至少一光感测区48为实施范例来做为下列的说明，但不限于此些区域，亦 可具有下列至少一种区域，如信号线区域(包括扫描线区域及数据线区域)、接触垫 区域、短路杆区域、测试垫区域、集成电路(IC)接合区域等等。此外，依设计上的需 求，基板42亦可选择性地不具有至少一电容区46。基板42的材质包含一透明材料(如 玻璃、石英、或其它材料、或上述的组合)、 一不透光材料(如陶瓷、硅片、或其它材料、或上述的组合)、 一可挠性材质(如被薄化的玻璃、聚烯类、聚酼类、聚醇类、聚酯类、橡胶、热塑性聚合物、热固性聚合物、聚芳香烃类、聚甲基丙醯酸甲酯类、 聚碳酸酯类、或其它、或上述的衍生物、或上述的组合)。本发明的实施例是以玻璃 为实施范例，但不限于此。然后形成一图案化半导体层50(亦称为第一图案化半导体层)于晶体管区44及电 容区46的基板42上。其中，半导体层50的材质包含含硅的单晶材料、含硅的微晶 材料、含硅的多晶材料、含硅的非晶材料、或含锗的上述晶格的硅材料、或含砷的上 述晶格的硅材料、或其它材料、或上述的组合。本发明的实施例是以含硅的多晶材料 为实施范例，但不限于此。再者，图案化的半导体层的方法，包含沉积/黄光/蚀刻制 作工艺、喷墨制作工艺、网版印刷制作工艺、或其它方法、或上述的组合。
如图3所示，接着覆盖至少一介电层52在基板42及半导体层50上，并利用一 图案化光阻层54当作遮罩来进行一掺杂程序，以于晶体管区44的半导体层50中形 成一第一掺杂区56与一第二掺杂区58并掺杂电容区46的半导体层50而形成一电容 的第一电极。介电层52可以仅有一层、具有二层次层、或具有三层次层等。此第一 掺杂区56与第二掺杂区58即为后续薄膜晶体管的源极/漏极区域。其中，第一掺杂 区56及第二掺杂区58可同时形成或依序形成，且第一掺杂区56及第二掺杂区58的 极性可实质上相同或实质上不同。此外，第一掺杂区56及第二掺杂区58的至少一者， 其掺杂子包含N型、P型或上述的组合。本发明的实施例是以第一掺杂区56及第二 掺杂区58的极性实质上相同为实施范例，但不限于此。然后如图4所示，形成一图案化导电层60(亦称为第一图案化导电层)在晶体管 区44、电容区46以及光感测区48的介电层52上，以于晶体管区44形成至少一栅 极并在电容区46形成一电容的第二电极。其中，光感测区48上的图案化导电层60 亦可称为栅极。随后进行另一掺杂程序，利用图案化的导电层60当作遮罩将掺杂子 植入晶体管区44的半导体层50中，以于邻近于第一掺杂区56与第二掺杂区58其中 至少一者之一边形成一轻掺杂区62。本发明的实施例是以第一掺杂区56与第二掺杂 区58的边皆形成一轻掺杂区62为实施范例，但不限于此。再者，图案化的导电层的 方法，包含沉积/黄光/蚀刻制作工艺、喷墨制作工艺、网版印刷制作工艺、或其它方 法、或上述的组合。再者，必需说明的是，本发明是分别于形成介电层52及图案化的导电层60的后， 再分别进行掺杂程序及另一掺杂程序为实施范例，但不限于此，亦可于在形成介电层 的前进行掺杂程序形成源极/漏极区域、在形成介电层的后进行另一掺杂程序形成轻 掺杂区、或其它方式、或上述的组合。此外，上述的源极/漏极区域与轻掺杂区是以 不同时间下所形成为范例，亦可选择性地于同时形成于图案化的半导体层形成于基板 后、同时形成于介电层52覆盖于基板后、同时形成于图案化的导电层形成于部份介 电层上的后。如图5所示，然后覆盖一内层介电层64于介电层52及图案化的导电层60上。 内层介电层64可以仅有一层、具有二层次层、或具有三层次层等，而本实施例的内
层介电层64较佳地仅有一层，但不限于此。此外，内层介电层64的材质可包含无机 材质、有机材质或上述的组合。然后形成另一图案化的半导体层66(亦称为第二图案化半导体层)于光感测区48 的内层介电层64上。如上所述，半导体层66的材质包含含硅的单晶材料、含硅的微 晶材料、含硅的多晶材料、含硅的非晶材料、或含锗的上述晶格的硅材料、或其它材 料、或上述的组合。本发明的实施例是以含硅的非晶材料为实施范例，但不限于此。 其次，半导体层66的状态实质上不同于晶体管区44的半导体层50的状态。举例来 说，当半导体层50是由含硅的多晶材料构成时，半导体层66则由含硅的非晶材料所 构成，但不限于此，亦可选自上述的材料或其它材料。此外，半导体层66可仅有一 层或具有二层次层。本实施例的半导体层较佳地是由二层次层68、 70所构成，且二 层次层68、 70的排列方式可包含垂直式或水平式，本发明是以垂直式为范例。此外， 若半导体层66是由二层次层68、 70所构成，则其中一次层可由掺杂的半导体层所构 成而另一次层可选择由非掺杂的半导体层及/或至少一另一掺杂的半导层所构成。其 中，其中一次层若由掺杂的半导体层所构成且另一次层若由具有至少一另一掺杂的半 导层时，则另一次层所具有的另一掺杂浓度实质上小于或实质上等于其中一次层所具 有的掺杂浓度，其掺杂子包含N型、P型或上述的组合。如图6所示，接着在图案化的半导体层66形成后，较佳地，先进行一活化 (activation)步骤以及一气体处理步骤其中至少一者来修补图案化的半导体层66可能因先前制作工艺所导致的缺陷，但不限于此，亦可选择不使用活化步骤以及气体处理步骤。再者，半导体层66的方法，包含沉积/黄光/蚀刻制作工艺、喷墨制作工艺、网版印刷制作工艺、或其它方法、或上述的组合。然后再进行一图案化制作工艺，例如利用一图案化光阻层(图未示)当作遮罩来进行一蚀刻制作工艺，以在晶体管区44的内层介电层64中形成至少两个孔洞72，使孔洞72分别暴露出至少一部份的第一掺杂区56及至少一部份的第二掺杂区58。然而，并不局限于上述所进行的顺序，本发明又可在沉积内层介电层64后先进行活化步骤以及气体处理步骤其中至少一者，迨这其中至少一者步骤完成后再形成半导体层66、在沉积内层介电层64后完全不使用上述步骤而形成半导体层66、或在沉积内层介电层64后先进行活化步骤以及气体处理步骤其中至少一者，且于形成半导体层66后再进行活化步骤以及气体处理步骤的另一者，此皆属本发明所涵盖的范围。其中，气体处理步骤所使用气体是包含如下
所述的至少一者，例如氢气、氦气、氖气、氩气、氪气、氙气、氡气、含氟的气体 (如四氟化碳、氟仿、六氟化硫、氟化氢、二氟化氮、三氟化氮、氟乙垸、四氟化 硅、氟丙烷、氟氯甲烷、氟氯乙烷、氟氯丙烷、或其它气体、或上述的组合)、含氧 的气体(如氧气、臭氧、 一氧化氮、二氧化氮、或其它气体、或上述的组合)、含氯的气体(氯气、氯化氢、氯仿、四氯化硅、二氯化氮、三氯化氮、氯乙烷、氯丙烷、 氟氯甲垸、氟氯乙垸、氟氯丙垸、氯化硼、或其它气体、或上述的组合)、含氮的气 体(如氮气、 一氧化氮、二氧化氮、或其它气体、或上述的组合)、或其它气体，且 上述气体所运用的机台包含等离子体机台、加热机台、微波机台、或其它机台、或上 述任二机台的组合。
其中，介电层52及内层介电层64的材质其中至少一者包含无机材质(如由硅 甲垸所形成的二氧化硅、由四乙烷基氧硅甲烷所形成的二氧化硅、含硅的氮氧化物、 或其它材料、或上述的组合)、有机材质(如光阻、聚丙醯醚(polyarylene ether; PAE)、聚醯类、聚酯类、聚醇类、聚烯类、苯并环丁烯(benzocyclclobutene; BCB)、 HSQ (hydrogen silsesquioxane) 、 MSQ(methyl silesquioxane)、硅氧碳氢化物 (SiOC-H)、或其它材质、或上述的组合)、或上述的组合。导电层60的材质则包含透 明材质(如铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或 其它材质、或上述的组合)、反射材质(如金、银、铜、铁、锡、铅、镉、钼、钨、 钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化 物、或上述的合金、或上述的组合)、或上述的组合。本发明的实施例是以介电层52 为厚度约100埃的由四乙烷基氧硅甲烷所形成的二氧化硅，而导电层60为钼当作实 施范例，不限定于此。
如图7所示，随后形成一金属层(图未示)于内层介电层64上，并进行一图案化 制作工艺，去除部分的金属层，以于晶体管区44的内层介电层64上形成二电极74(亦 称为源极/漏极)、于电容区46的内层介电层64上形成一电容的电极76 (亦称为电 容的第三电极)以及于光感测区48的另一图案化半导体层66上形成二电极78(亦称 为源极/漏极)。至此即在晶体管区44完成一薄膜晶体管88、在电容区46完成一储 存电容90以及在光感测区48完成一光感测器92的制作。其中，储存电容90是由电 容的第一电极(即电容区上的图案化半导体50)、介电层52及电容的第二电极(即电 容区上的图案化第一导电层60)所构成的第一电容与由电容的第二电极(即电容区上 的图案化第一导体层60)、内层介电层64及电容的第三电极76所构成的第二电容为 范例，但并不限此，储存电容90亦可由第一电容及第二电容其中一者所构成。值得 注意的是，本发明的薄膜晶体管88是一个顶栅极(top gate)的薄膜晶体管结构，但 不局限于此制作方式，本发明又可依据制作工艺的需求采用底栅极(bottom gate)的 设计，此皆属本发明所涵盖的范围。此外，本发明的光感测器92的结构类似于底栅 极的设计，但不限于此，亦可选择为顶栅极、二极管、或其它设计。再者，本发明的 二电极74、电容的第三电极76及二电极78的形成方法，是使用沉积/黄光/蚀刻制 作工艺为范例，但不限于此，亦可选择性地使用喷墨制作工艺、网版印刷制作工艺、 或其它方法、或上述的组合。如图8所示，接着覆盖一图案化的保护层80在晶体管区44的电极74、电容区 46的电容的第三电极76以及光感测区48的半导体层66与电极78上，且于其中具 有至少一开口 82，并使开口 82暴露出二电极74的其中之一。接着形成另一图案化 导电层(亦称为第二图案化导电层)在保护层80上。另一图案化导电层具有一第一部 份84及一第二部分86，分别形成在晶体管区44及光感测区48的保护层80上，以 致于第一部份84的另一图案化导电层是电性连接二电极74的其中之一而第二部分 86的另一图案化导电层则是实质上设置在光感测区78的二电极78之间的保护层80 上。再者，本发明的图案化的保护层80及另一图案化导电层其中至少一者的形成方 法，是使用沉积/黄光/蚀刻制作工艺为范例，但不限于此，亦可选择性地使用喷墨制 作工艺、网版印刷制作工艺、或其它方法、或上述的组合。其中，保护层80的材质 其中至少一者包含无机材质(如由硅甲烷所形成的二氧化硅、由四乙垸基氧硅甲烷所形成的二氧化硅、含硅的氮氧化物、或其它材料、或上述的组合)、有机材质(如 光阻、聚丙醯醚(polyarylene ether; PAE)、聚醯类、聚酯类、聚醇类、聚烯类、苯 并环丁烯(benzocyclclobutene; BCB) 、 HSQ (hydrogen silsesquioxane) 、 MSQ(methyl silesquioxane)、硅氧碳氢化物(Si0C-H)、或其它材质、或上述的组合)、或上述的 组合。另一图案化导电层的材质则包含透明材质(如铟锡氧化物、铝锌氧化物、铝 锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)、反射材质(如 金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧 化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)、或上 述的组合。本发明的实施例的另一图案化导电层是以透明材质的铟锡氧化物为范例， 但不限于此。必需说明的是，位于晶体管区44上的另一图案化导电层的第二部分84
亦可称的为像素电极，而位于光感测区48上的图案化导电层的第二部分86亦可称的 第二栅极。此外，因另一图案化导电层覆盖于电容区46上，使得储存电容90亦包含 额外电容(亦称为第三电容，未标示)，且其由另一图案化导电层的第一部份84、保 护层80及电容的第三电极76所构成。易言的，储存电容90至少具有第一电容、第 二电容及第三电容其中至少一者。请再参照图9，图9为图8光感测元件中光感测器92的上视图。如第8-9图所 示，在本实施例中，另一图案化导电层的第二部分86是以浮接方式设在两个电极78 实质上中间位置的保护层80上，但不限于此依置，亦可任意接近两个电极78其中一 者或第二部分86的侧边切齐两个电极78其中一者的侧边，举例而言，另一图案化导 电层的第二部分86与电极78之间分别具有一第一间距dl以及一第二间距d2。根据 本发明的较佳实施例，第一间距dl是介于约2微米至约15微米之间，而第二间距 d2则是介于约0微米至约15微米之间。因此，第一间距dl与第二间距d2的比值约 为约0至约7.5，但不限于此，依设计的所需求来改变上述间距及其比值。再者，另 一图案化导电层的第二部分86可依照不同的应用连接至不同元件，此皆属本发明所 涵盖的范围。然而，不局限于第一实施例的连接方法，本发明的另一图案化导电层的第二部分 86可依据制作工艺的需求连接至其他元件，例如电连接至一电压源(如一特定电压、 接地电压、或其他电压)。以下列举本发明将另一图案化导电层的第二部分进行不同 连接方式的实施例。请参照图10至图11，图10为本发明第二实施例将光感测器92的另一图案化导 电层的第二部分86进行电性连接的上视图，图ll则为图IO中沿着切线AA'的剖面 示意图。如图中所示，本实施例中另一图案化导电层的第二部分86之一端是浮接且 设在二电极78的实质上中间位置上，但不限于此位置，亦可选择前述所述的设计方 式，而第二部分86的另一端则是延伸并电性连接光感测器92的二电极78的其中之请参照图12至图13，图12为本发明第三实施例将光感测器92的另一图案化导电层的第二部分86进行电性连接的上视图，图13为图12中沿着切线BB'与CC'的
剖面示意图。如同上述的第二实施例，本实施例中另一图案化导电层的第二部分86 之一端是浮接且设在二电极78的实质上中间位置上，但不限于此位置，亦可选择前 述所述的设计方式，而另一端则是延伸并电性连接至光感测器92的二电极78的其中 之一。除此的外，本实施例又同时将设在介电层52上的图案化导电层60延伸至二电 极78其中之一的邻近位置，并使另一图案化导电层的第二部分86之一端除了连接二 电极78的其中一者的外又同时延伸并电性连接电极78旁边的图案化导电层60。请参照图14至图15，图14为本发明第四实施例将光感测器92的另一图案化导 电层的第二部分86进行电性连接的上视图，图15为图14中沿着切线DD'与EE'的 剖面示意图。如图中所示，本实施例主要是同时延长图案化导电层60及另一图案化 导电层的第二部分86的长度，并使第二部分86之一端浮接且设在二电极78的实质 上中间位置上位置，但不限于此位置，亦可选择前述所述的设计方式，而另一端则电 性连接延长的图案化导电层60。值得注意的是，上述实施例所揭露的光感测元件，虽可或可不伴随TFT-LCD的制 作工艺来加以叙述，但本发明的光感测元件的结构与制作工艺亦可相对应用于其他平 面显示器与半导体等相关制作工艺中，而不局限于此，此外光感测元件的位置亦可依 产品需求或功能设计等不同考量加以配置。请参阅图16、图17的第五、第六实施例，均为本发明上述光感测元件应用于一 显示面板120上的示意图。再者，本发明上述光感测元件应用于一显示面板120的显 示区及非显示区的其中至少一者上。请参照图16，图16为本发明将光感测元件设置 在一显示面板120的非显示区的示意图。如图16所示，本发明的显示面板具有一显 示区122及一非显示区124,且显示面板120包含有多个画素结构218设在显示区122， 以显示出影像及色彩于显示面板120的显示区122内，而至少一光感测区域202设于 非显示区124中的至少一处，而本实施例是邻近于显示面板120的至少一角落处为实 施范例，但不限于此。也就是，光感测区域202设置于非显示区124中的至少一角落、 非显示区中的至少一边的邻近中间的位置上、非显示区中的至少一边的邻近角落的位 置上、或其它位置、或上述的组合。而光感测区域202包括本发明的上述实施例其中 至少一者所述的至少一光感测元件(图未示)，电性连接于至少一驱动电路230,且 驱动电路230电性连接画素结构218。较佳地，至少一光感测区域202用来当作一环
境光源感测区(ambient light sensing area)，且其感测环境光的波长包含可见光波 段、不可见光波段(如紫外线波段、红外线波段、或其它波段)其中至少一者。因此， 光感测区域202的光感测元件所传递的信号可选择性地协助显示面板显示较佳的画 面。再者，本发明的驱动电路230可选择性地包括一信号驱动电路128、 一光源驱动 电路130、电源提供电路、信号处理电路、或其它功能电路、或上述二者的组合。又， 显示面板120另包含一发光源132包含点光源(如无机发光二极管、有机发光二极 管、或上述的组合)、萤光灯管(如冷阴极萤光灯管、热阴极萤光灯管、外部电极萤 光灯管、平面萤光灯管、或其它、或上述的组合)、表面发射光源(如奈米碳管发光 源、等离子体发光源、或其它、或上述的组合)、或上述的组合。此外，上述发光源 可选择性地运用于直下式背光源或侧光式背光源。举例来说，驱动电路230若运用于 液晶显示面板，则驱动电路至少包含信号驱动电路128及光源驱动电路130，以分别 驱动多个画素结构218及发光源132或者若运用于有机电激发光显示器，则驱动电路 至少包含信号驱动电路128及电源提供电路(未图示)以分别驱动及提供多个画素结 构218所需的信号及电源。其次，显示面板120又可设置一电路板(circuit board, 未图示)在部份非显示区124上，用来连接其他外部控制元件，其中该电路板包含印 刷电路板、可挠式电路板、或上述的组合。根据本发明的第六实施例，如图17所示，光感测区域是设置在非显示区124的 至少一边上，本实施例是以设置在非显示区124的三边上为实施范例，但不限于此。 再者，本实施例是以光感测区域202邻近于显示区122之一侧边至邻近于显示面板 120的另一侧边(例如非显示区124边缘)的宽度，较佳地，实质上是小于或等于0.4 毫米(mm)为实施范例，但不限于此，依设计的容许度及其它要求(例如窄框、要求 大的显示面积、或其它因素)。此外，光感测元件以上述实施例所揭露的制作方式来完成，则光感测区域202可 仅设在非显示区124中、仅设置在显示区122中、或同时设置在非显示区124及显示 区122中。当光感测区域202设在非显示区124时，其可设置在邻近于显示面板120 的至少一角落处、是环绕于显示区122周围、或其它位置，用以感测外界的环境光源。 举例来说，如图17所述，光感测区域202设在非显示区124时，其是实质上环绕于 显示区122周围或如图18所示，图18为本发明第七实施例将光感测区域202设置在 显示面板120的显示区122内的至少一部份的画素结构218中的示意图为实施范例，18
但不限于此，亦可全部的画素结构218设置有光感测区域202。依上述显示装置的实施例得知通过光感测区域202内的光感测元件(图未示)其 中一种功能是对外界环境光线及明暗的变化，经由一感测电路(图未示)传递信号至上 述实施例中所述的驱动电路230,使其可选择性地协助及/或调整显示区122内多个 画素218的色彩的细致度及亮度的敏锐程度，让显示面板120得以提供最佳化的影像 品质。请参照图19，其为将至少一光感测元件的光感测区域202与至少一感测电路134 电性连接的第一实施例电路图。如图所示，感测电路134，连接于光感测区域中202 的光感测元件126的二电极其中之一者，且感测电路134包括有一第一信号源220、 一第二信号源224及一第一电压源222，较佳地，第一信号源220与第二信号源224 的信号，实质上不相同，但不限于此，亦可实质上相同。而光感测元件126的二电极 其中的另一者可选择性地连接或不连接于另一电压源(未标示)，若光感测元件126的 二电极其中的另一者接另一电压源(未标示)，则较佳地与第一电压源222实质上不相 同，但不限于此，亦可实质上相同。此外，此实施例是以一个为范例，但不限于此， 亦可选择性的具有多个光感测元件(如l个、2个、3个、4个等等)，且其多个光感 测元件可并联及/或串联方式连接。此外，可选择性地使用一放大器136或一放大器136及一第一晶体管138，其中， 放大器136具有二输入端154，分别连接至光感测区域202中的光感测元件126的二 电极其中之一者及一参考电位源226与一输出端156连接至驱动电路(图未示)；第 一晶体管138，具有一源极/漏极(158/160)连接至放大器136的二输入端154其中之 一者，另一漏极/源极(158/160)连接至驱动电路(图未示)及一栅极162连接至一重 置信号源228。于本实施例中，较佳地，重置信号源228、第一信号源220及第二信 号源224的其中至少一者实质上不相同。也就是，如上所述第一信号源220实质上不 同于第二信号源224，重置信号源228可选择性地实质上相同于第一信号源200、相 同于第二信号源224或三者的实质上不相同。对于本实施例所述的感测电路134，举例而言，包含一第二晶体管140以及一第 三晶体管142;其中，第二晶体管140，具有一源极/漏极(148/144)连接光感测区域 202中的光感测元件126的二电极其中之一者， 一栅极146连接至第一信号源220及 另一漏极/源极(148/144),则连接至第一电压源222;第三晶体管142则具有一源极 /漏极(214/150)连接至放大器136的二输入端154其中之一者，另一源极/漏极 (214/150)则连接于光感测区域202中的光感测元件126二电极其中之一者以及一栅 极152连接至第二信号源224。 一般而言，本实施例的电路图，较佳地，运用于光感 测区域设置于显示面板的非显示区域上，但不限于此。再者，本实施例所述的晶体管， 是以P-type的晶体管为实施范例，亦可选择性地使用N-type的晶体管、或上述型态 晶体管的组合。此外，感测电路所包含的晶体管于本实施例中是以二个晶体管为实施 范例，但不限于此，亦可依设计需求(如可靠度、成本、最少设计面积等)，来选择 感测电路的晶体管数目(如l个、2个、3个、4个、或依此类推)。再者，必需要说明的是，本实施例的光感测区域202仅以包含一个光感测元件 126(亦即仅有上述实施例所述的类似于底栅极结构的元件)于其中，且其上所述的薄 膜晶体管区的薄膜晶体管(亦即仅有上述实施例所述的类似于顶栅极结构的元件)当 作感测电路其中一个薄膜晶体管来说明，但不限于此，光感测区域202可包含2个、 3个、4个、5个等光感测元件126及/或其上所述的薄膜晶体管区的薄膜晶体管(亦 即仅有上述实施例所述的类似于顶栅结构的元件)不当作感测电路其中一个薄膜晶体 管而存在于光感测区域202中，且其个数个包含l个、2个、3个、4个等。请参照图20,图20为将光感测元件126设置在显示面板120的显示区122内的 至少一部份画素(亦称为画素结构)中或全部画素中时，光感测区域202与一感测电路 164电性连接的第二实施例电路示意图。如图所示，感测电路164，设置于显示区的 至少一部份的画素结构或全部的画素结构(图未示)中，连接于光感测区域202中的 光感测元件126的二电极其中之一者。其中，感测电路164是以电性连接于一第一选 择线170、 一第二选择线172、 一第一电压源210以及连接至至少一放大器174为实 施范例，亦可选择性地电性连接于第一选择线170及一第二选择线172其中一条、一 第一电压源210及连接至至少一放大器174或是三条及三条以上的选择线。显示区画素(图未示)中，较佳地，包含至少一第一晶体管166以及至少一电容 168为实施范例，但不限于此，亦可选择性地包含二个以上的晶体管及/或二个以上 的电容。第一晶体管166具有一栅极176连接于至少一扫描线178、 一源极/漏极
(182/180)连接于一数据线184;以及电容168电性连接于第一晶体管166，并可选择 性地电性连接于至少一共用电极线212及部份扫描线178其中至少一者。此外，若当 感测电路164选择性地电性连接于第一选择线170及一第二选择线172其中一条时， 即只有一条选择线时，为了能够增加开口率，较佳地，此时的选择线即当作扫描线、 或延伸至扫描线。另外，若当感测电路164选择性地电性连接于第一选择线170及一 第二选择线172，为了能够增加开口率，较佳地，第一选择线170及一第二选择线172 其中一条当作扫描线，但亦不限于此。对于本实施例所述的感测电路164，举例而言，包含一第二晶体管186以及一第 三晶体管188;其中，第二晶体管186具有一栅极190连接于第一选择线170、 一源 极/漏极192/194连接于光感测区域202中的光感测元件126的该二电极其中之一者 及另一源极/漏极192/194连接于第一电压源210;第三晶体管188，具有一栅极196 连接于第二选择线172、 一源极/漏极198/200连接于光感测区域202中的光感测元 件126的该二电极其中之一者及另一源极/漏极198/200连接于放大器174，但不限 于此，感测电路所包含的晶体管于本实施例中是以二个晶体管为实施范例，但不限于 此，亦可依设计需求(如可靠度、成本、最少设计面积等)，来选择感测电路的晶体 管数目(如l个、2个、3个、4个、或依此类推)，例如使用一晶体管电性连接于一 选择线来运作、或是三个以上的晶体管连接至少二条的选择线、或其它。其中，晶体 管具有一栅极连接于该选择线、 一源极/漏极连接于该光感测区域中的该光感测元件 的该二电极其中之一者及另一源极/漏极连接于该放大器174。再者，本实施例所述 的晶体管，是以N-type的晶体管为实施范例，亦可选择性地使用P-type的晶体管、 或上述型态晶体管的组合。此外，本实施例的光感测区域202仅以包含一个光感测元 件126(亦即仅有上述实施例所述的类似于底栅极结构的元件)于其中，且其上所述的 薄膜晶体管区的薄膜晶体管(亦即仅有上述实施例所述的类似于顶栅极结构的元件)当作感测电路其中一个薄膜晶体管来说明，但不限于此，光感测区域202可包含2个、 3个、4个、5个等光感测元件126及/或其上所述的薄膜晶体管区的薄膜晶体管(亦 即仅有上述实施例所述的类似于顶栅结构的元件)不当作感测电路其中一个薄膜晶体 管而存在于光感测区域202中，且其个数个包含l个、2个、3个、4个等。又，若， 至少一光感测区域的至少一光感测元件，具有至少一个光感测元件126(亦即仅有上 述实施例所述的类似于底栅极结构的元件)于其中，且其上所述的薄膜晶体管区的薄 膜晶体管(亦即仅有上述实施例所述的类似于顶栅极结构的元件)，较佳地，更包含至
少另一电容于光感测区域中，且电性于上述光感测元件126(亦即仅有上述实施例所 述的类似于底栅极结构的元件)于其中，且其上所述的薄膜晶体管区的薄膜晶体管(亦 即仅有上述实施例所述的类似于顶栅极结构的元件)。再者，若为了更简化电路设计及增加每个画素的开口率，则本实施例的另一变形 例的电路图可选择性地变更为显示区画素(图未示)中，较佳地，包含至少一第一晶 体管166、至少一扫描线178、至少一数据线184、至少一电容168、至少一具有至少 第二薄膜晶体管186的驱动电路164、第一电压源210以及至少一光感测区域202。 第一晶体管166具有栅极176电性连接于扫描线178、源极/漏极182/180电性连接 于数据线184以及电容168电性连接于第一晶体管166，并可选择性地电性连接于至 少一共用电极线212及部份扫描线178其中至少一者。本实施例的光感测区域202仅 以包含一个光感测元件126(亦即仅有上述实施例所述的类似于底栅极结构的元件)于 其中，且其上所述的薄膜晶体管区的薄膜晶体管(亦即仅有上述实施例所述的类似于 顶栅极结构的元件)当作感测电路其中一个薄膜晶体管，但不限于此，光感测区域202 可包含2个、3个、4个、5个等光感测元件126及/或其上所述的薄膜晶体管区的薄 膜晶体管(亦即仅有上述实施例所述的类似于顶栅结构的元件)不当作感测电路其中 一个薄膜晶体管而存在于光感测区域202中，且其个包含l个、2个、3个、4个等。 又，若，至少一光感测区域的至少一光感测元件，具有至少一个光感测元件126(亦 即仅有上述实施例所述的类似于底栅极结构的元件)于其中，且其上所述的薄膜晶体 管区的薄膜晶体管(亦即仅有上述实施例所述的类似于顶栅极结构的元件)，较佳地， 更包含至少另一电容于光感测区域中，且电性于上述光感测元件126(亦即仅有上述 实施例所述的类似于底栅极结构的元件)于其中，且其上所述的薄膜晶体管区的薄膜 晶体管(亦即仅有上述实施例所述的类似于顶栅极结构的元件)。此时，当光感测区域 202仅以包含一个光感测元件126(亦即仅有上述实施例所述的类似于底栅极结构的 元件)于其中，且其上所述的薄膜晶体管区的薄膜晶体管(亦即仅有上述实施例所述的 类似于顶栅极结构的元件)当作感测电路其中一个薄膜晶体管时，顶栅极结构的元件 具有一栅极190电性连接于扫描线178、源极/漏极198/200电性连接于放大器174， 而底栅极结构的元件具有一栅极(未图示)电性连接于第一电压源210、源极/漏极(未 图示)电性连接于第一电压源210及其栅极(未图示)、以及另一源极/漏极(未图示) 电性连接于顶栅极结构的元件具有的另一源极/漏极198/200。又，本变形例的光感 测元件所具有的类似的顶栅极结构的元件个数包含l个、2个、3个等。
综合上述说明，如图21所示，本发明的光感测区域的光感测元件126可应用在 显示面板的实施例外，其他光/电功能元件上的运用，例如太阳能电池(solarcell)、 电荷耦合元件(Charge Coupled Device; CCD)、触控功能等亦可为本发明之一种光感 测元件的应用范围或是显示面板包含上述的光/电功能元件上的运用的至少一者功 能。光电装置204可包含上述具有光感测区域的显示面板120以及连接显示面板120 的电子元件206。举例而言，电子元件206包括如控制元件、操作元件、处理元件、 输入元件、存储元件、驱动元件、发光元件、保护元件、感测元件、检测元件、或其 它功能元件、或上述的组合。再者，依显示面板的二相对的基板所夹置的具有介电系 数的层来分类，显示面板，包含液晶显示面板(如穿透型显示面板、半穿透型显示 面板、反射型显示面板、彩色滤光片于主动层上(color filter on array)的显示面 板、主动层于彩色滤光片上(array on color filter)的显示面板、垂直配向型(VA)显 示面板、水平切换型(IPS)显示面板、多域垂直配向型(MVA)显示面板、扭曲向列型 (TN)显示面板、超扭曲向列型(STN)显示面板、图案垂直配向型(PVA)显示面板、 超级图案垂直配向型(S-PVA)显示面板、先进大视角型(ASV)显示面板、边缘电场切 换型(FFS)显示面板、连续焰火状排列型(CPA)显示面板、轴对称排列微胞型(ASM)显 示面板、光学补偿弯曲排列型(OCB)显示面板、超级水平切换型(S-IPS)显示面板、 先进超级水平切换型(AS-IPS)显示面板、极端边缘电场切换型(UFFS)显示面板、髙 分子稳定配向型显示面板、双视角型(dual-view)显示面板、三视角型(triple-view) 显示面板、三维显示面板(three-dimensional)或其它型面板、或上述的组合)、有机 电激发光显示面板(如萤光有机电激发光显示面板、磷光有机电激发光显示面板、 或上述的组合)，或上述的组合。其中，有机电激发光显示面板的有机发光材料包含 小分子发光材料、高分子发光材料、或上述的组合。此外，若显示面板为液晶显示面 板时，于上述实施例所述的显示区画素(图未示)中，除了至少一电容外，较佳地亦 包含至少一液晶电容，由另一图案化导电层的第一部份84、液晶层与对向基板所具 有的共用电极所构成。再者，显示面板可运用于可携式产品(如手机、摄影机、照相 机、笔记型电脑、游戏机、手表、音乐播放器、电子信件收发器、电子相框、地图导 航器或类似的产品)、影音产品(如影音放映器或类似的产品)、屏幕、电视、室内 及/或室外看板、引导装置、投影机内的面板等。以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变
化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种光感测元件，包含一基板，该基板上具有一晶体管区、以及一光感测区；一具有第一状态的第一图案化半导体层，形成于该晶体管区的该基板上，其具有一第一掺杂区及一第二掺杂区；一介电层，覆盖于该基板及该晶体管区的该第一图案化半导体层上；一图案化导电层，形成于该晶体管区及该光感测区上的该介电层上；一内层介电层，覆盖于该介电层上及该图案化导电层上，其具有至少二个孔洞分别暴露出部分该第一图案化半导体层的该第一掺杂区及该第二掺杂区；一具有第二状态的第二图案化半导体层，形成于该光感测区上；二第一电极，形成于该内层介电层上，且电性连接该第一图案化半导体层；以及二第二电极，形成于该第二图案化半导体层上。
2. 根据权利要求l所述的光感测元件，其特征在于，该第一图案化半导体层的第 一状态实质上不同于该第二图案化半导体层的第二状态。
3. 根据权利要求l所述的光感测元件，其特征在于，更包含一图案化保护层，覆 盖于该图案化内层介电层上及该图案化导电层上。
4. 根据权利要求3所述的光感测元件，其特征在于，更包含另一图案化导电层， 具有一第一部份及一第二部份，分别形成于该晶体管区及该光感测区的该介电层上， 以致于该第一部份电性连接于该等第一电极其中一者及该第二部份实质上位于该等 第二电极之间。
5. 根据权利要求4所述的光感测元件，其特征在于，该第二部份与该等第二电极 之间分别具有一第一间距及一第二间距。
6. 根据权利要求5所述的光感测元件，其特征在于，该第一间距与该第二间距的 比值约为0至约7.5。
7. 根据权利要求4所述的光感测元件，其特征在于，该第二部份电连接至一电压源。
8. 根据权利要求4所述的光感测元件，其特征在于，该第二部份电连接该等第二 电极的其中一者与于该光感测区的该图案化导电层其中至少一者。
9. 根据权利要求l所述的光感测元件，其特征在于，更包含至少一储存电容，形 成于该基板的电容区上，且电性连接于该晶体管区上的该等第一电极其中一者。
10. —种制作光感测元件的方法，包含提供一基板，该基板上具有一晶体管区、以及一光感测区；形成一具有第一状态的第一图案化半导体层，于该晶体管区的该基板上，其具有一第一掺杂区及一第二掺杂区；覆盖一介电层，于该基板及该晶体管区的该第一图案化半导体层上； 形成一图案化导电层，于该晶体管区及该光感测区上的该介电层上； 覆盖一内层介电层，于该介电层上及该图案化导电层上，其具有至少二个孔洞分别暴露出部分该第一图案化半导体层的该第一掺杂区及该第二掺杂区； 形成一具有第二状态的第二图案化半导体层，于该光感测区上；形成二第一电极，于该内层介电层上，且电性连接该第一图案化半导体层；以及 形成二第二电极，于该第二图案化半导体层上。
11. 根据权利要求io所述的方法，其特征在于，该第一图案化半导体层的第一状 态实质上不同于该第二图案化半导体层的第二状态。
12. 根据权利要求IO所述的方法，其特征在于，更包含覆盖一图案化保护层，于该图案化内层介电层上及该图案化导电层上。
13. 根据权利要求12所述的方法，其特征在于，更包含提供另一图案化导电层，具有一第一部份及一第二部份，分别形成于该晶体管区及该光感测区的该介电层上， 以致于该第一部份电性连接于该等第一电极其中一者及该第二部份实质上位于该等第二电极之间。
14. 根据权利要求13所述的方法，其特征在于，该第二部份与该等第二电极之间 分别具有一第一间距及一第二间距。
15. 根据权利要求14所述的方法，其特征在于，该第一间距与该第二间距的比值 约为0至约7. 5。
16. 根据权利要求13所述的方法，其特征在于，该第二部份电连接至一电压源。
17. 根据权利要求13所述的方法，其特征在于，该第二部份电连接该等第二电极 的其中一者与于该光感测区的该图案化导电层其中至少一者。
18. 根据权利要求l所述的方法，其特征在于，更包含至少一储存电容，形成于 该基板的电容区上，且电性连接于该晶体管区上的该等第一电极其中一者。
19. 一种显示面板，具有一显示区及一非显示区，包含多个画素，设于该显示区；至少一驱动电路，电性连接该些画素；以及至少一光感测区域，具有至少一光感测元件电性连接于该驱动电路，该光感测元 件包括一基板，该基板上具有一晶体管区、以及一光感测区；一具有第一状态的第一图案化半导体层，形成于该晶体管区的该基板上，其具有一第一掺杂区及一第二掺杂区；一介电层，覆盖于该基板及该晶体管区的该第一图案化半导体层上； 一图案化导电层，形成于该晶体管区及该光感测区上的该介电层上； 一内层介电层，覆盖于该介电层上及该图案化导电层上，其具有至少二个孔洞分别暴露出部分该第一图案化半导体层的该第一掺杂区及该第二掺杂区； 一具有第二状态的第二图案化半导体层，形成于该光感测区上； 二第一电极，形成于该内层介电层上，且电性连接该第一图案化半导体层；以及 二第二电极，形成于该第二图案化半导体层上。
20. 根据权利要求19所述的显示面板，其特征在于，该第一图案化半导体层的第 一状态实质上不同于该第二图案化半导体层的第二状态。
21. 根据权利要求19所述的显示面板，其特征在于，更包含一图案化保护层，覆 盖于该图案化内层介电层上及该图案化导电层上。
22. 根据权利要求21所述的显示面板，其特征在于，更包含另一图案化导电层， 具有一第一部份及一第二部份，分别形成于该晶体管区及该光感测区的该介电层上， 以致于该第一部份电性连接于该等第一电极其中一者及该第二部份实质上位于该等 第二电极之间。
23. 根据权利要求22所述的显示面板，其特征在于，该第二部份与该等第二电极 之间分别具有一第一间距及一第二间距。
24. 根据权利要求23所述的显示面板，其特征在于，该第一间距与该第二间距的 比值约为0至约7.5。
25. 根据权利要求22所述的显示面板，其特征在于，该第二部份电连接至一电压源。
26. 根据权利要求22所述的显示面板，其特征在于，该第二部份电连接该等第二 电极的其中一者与于该光感测区的该图案化导电层其中至少一者。
27. 根据权利要求19所述的显示面板，其特征在于，更包含至少一储存电容，形 成于该基板的电容区上，且电性连接于该晶体管区上的该等第一电极其中一者。
28. 根据权利要求19所述的显示面板，其特征在于，该驱动电路包含信号驱动电 路、光源驱动电路、或上述的组合。
29.根据权利要求19所述的显示面板，其特征在于，该光感测区域设于该非显示区中且邻近于该显示面板的角落处。
30. 根据权利要求19所述的显示面板，其特征在于，该光感测区域设于该非显示 区中且实质上环绕于该显示区。
31. 根据权利要求19所述的显示面板，其特征在于，更包含一发光源与该驱动电路电性连接。
32. 根据权利要求29或30所述的显示面板，其特征在于，更包含 一感测电路，连接于该光感测区域中的该光感测元件的该等第二电极其中之一者、 一第一信号源、 一第二信号源及一第一电压源；一放大器，具有二输入端，分别连接该光感测区域中的该光感测元件的该等第二 电极其中之一者及一参考电位源，与一输出端连接至该驱动电路；以及一第一晶体管，包括一源极/漏极连接至该放大器的二输入端其中之一者，另一 源极/漏极连接至该驱动电路及一栅极连接至一重置信号源。
33. 根据权利要求32所述的显示面板，其特征在于，该感测电路包含一第二晶体管，具有一源极/漏极连接该光感测区域的该光感测元件的该等第二电极其中之一者， 一栅极连接至该第一信号源及另一漏极/源极连接至该第一电压源； 以及一第三晶体管，具有一源极/漏极分别连接至该放大器的二输入端的其中之一者 及一栅极连接至该第二信号源。
34. 根据权利要求33所述的显示面板，其特征在于，该第一信号源、该第二信号 源与该重置信号源的至少一者实质上为不相同。
35. 根据权利要求19所述的显示面板，其特征在于，该光感测区域设置于该显示 区内的至少一部份的画素中。
36. 根据权利要求35所述的显示面板，其特征在于，更包含一感测电路，设置于部份该等画素中，且电性连接于至少一选择线、 一第一电压 源、至少一放大器及该感测区域中的该光感测元件的该二电极其中之一者；一第一晶体管，设置于各该画素中，且其具有一栅极连接于至少一数据线、 一源极、及一漏极连接于该扫描线；以及至少一电容，电性连接于该第一晶体管。
37. 根据权利要求36所述的显示面板，其特征在于，该感测电路包含 至少一第二晶体管，具有一栅极连接于该选择线、 一源极/漏极连接于该光感测区域中的该光感测元件的该二电极其中之一者及另一源极/漏极连接于该放大器。
38. 根据权利要求19所述的显示面板，其特征在于，该光感测区分别设置在该显 示区及该非显示区上。
39. —种显示面板的形成方法，包含根据权利要求10所述的光感测元件的形成方法。
40. —种光电装置，包含根据权利要求19、 29、 30或35所述的显示面板。
41. 一种光电装置的形成方法，包含根据权利要求39所述的显示面板的形成方法。
全文摘要
一种光感测元件，包含一基板、一具有第一状态的图案化第一半导体层、一介电层、一图案化导电层、一内层介电层、一具有第二状态的图案化第二半导体层、二第一电极设于内层介电层上以及二第二电极设于图案化第二半导体层上。图案化第一半导体层是设于基板上的晶体管区并具有一第一掺杂区与一第二掺杂区。介电层是覆盖在图案化第一半导体层上，图案化导电层是设在介电层上，内层介电层是覆盖在介电层及图案化导电层上并具有二孔洞暴露出第一掺杂区及第二掺杂区。图案化第二半导体层是设于光感测区上，第一电极是电性连接图案化第一半导体层。
文档编号H01L21/70GK101118915SQ20071014193
公开日2008年2月6日 申请日期2007年8月8日 优先权日2007年8月8日
发明者林友民, 甘丰源, 陈信立 申请人:友达光电股份有限公司