专利名称：互补金属氧化物半导体薄膜晶体管的制造方法
技术领域：
本发明涉及一种互补金属氧化物半导体(CMOS)薄膜晶体管(TFT)的 制造方法，更具体地讲，本发明涉及一种利用数量减少的掩^f莫来制造CMOS TFT的方法。
背景技术：
互补金属氧化物半导体(CMOS)薄膜晶体管(TFT)包括P沟道金属 氧化物半导体(PMOS)薄膜晶体管(TFT)和N沟道金属氧化物半导体 (NMOS )薄膜晶体管(TFT )。因此，CMOS TFT能够实现仅利用PMOS TFT 或NMOS TFT难以实现的各种电路和系统。由于CMOS TFT具有PMOS TFT和NMOS TFT,因此PMOS TFT必须 具有与NMOS TFT不同的沟道特性，即PMOS TFT的阈值电压必须与NMOS TFT的阈值电压不同。因此，在一种制造CMOS TFT的方法中，向PMOS TFT或NMOS TFT 的半导体层中注入预定剂量的杂质，从而对PMOS TFT或NMOS TFT执行沟 道掺杂。结果，PMOS TFT (或NMOS TFT )的阈值电压与NMOS TFT (或 PMOS TFT)的阈值电压不同。下面参照图1A至图1G来描述一种制造CM0S TFT的方法，在该方法 中，仅对PMOS TFT的半导体层执行沟道4参杂。参照图1A，在制造CMOS TFT的方法中，在基底1的整个表面上形成 緩冲层IO和多晶硅层，利用第一掩模工艺使多晶硅层图案化，从而形成PMOS TFT的半导体层14和NMOS TFT的半导体层24。然后，在基底1的形成有 PMOS TFT的半导体层14和NMOS TFT的半导体层24的整个表面上形成才册 极绝缘层12。参照图IB,在制造CMOS TFT的方法中，利用第二掩模通过光刻工艺， 在形成有栅极绝缘层12的基底1上形成光致抗蚀剂图案50，其中，光致抗 蚀剂图案50覆盖NMOS TFT的半导体层24。然后，向PMOS TFT的半导体
层14中注入少量杂质(诸如磷(P)、硼(B)等)，以形成沟道掺杂半导体 层14b。参照图1C，在制造CMOS TFT的方法中，利用第三掩模通过光刻工艺， 在形成有PMOS TFT的沟道掺杂半导体层14b的基底1上形成光致抗蚀剂图 案60,其中，光致抗蚀剂图案60覆盖PMOS TFT的沟道掺杂半导体层14b 的整个区域和覆盖NMOS TFT的除了形成源极区和漏极区的区域之外的整个 区域。然后，利用光致抗蚀剂图案60作为掩^t,向将要形成NMOS TFT的 暴露的源极区和漏极区的区域中注入N +型杂质(诸如磷(P)、砷(As)、锑 (Sb )、铋(Bi)等)，从而形成NMOS TFT的源极区24a和漏极区24c。然 后，通过剥离工艺(stripping process )将光致抗蚀剂图案60去除。参照图ID,在制造CMOS TFT的方法中，利用第四掩模工艺，在形成 有NMOS TFT的源极区24a和漏极区24c的基底1上形成PMOS TFT的栅电 极13和NMOS TFT的栅电极23，其中，PMOS TFT的4册电才及13与将形成 PMOS TFT的沟道4参杂的沟道的区域叠置，NMOS TFT的4册电才及23与将形成 NMOS TFT的沟道的区域叠置。NMOS TFT的栅电极23形成为具有小于光 致抗蚀剂图案60的宽度的宽度，其中，光致抗蚀剂图案60用于形成NMOS TFT的源极区24a和漏极区24c。然后，利用PMOS TFT的4册电极13和NMOS TFT的栅电极23作为掩才莫，向PMOS TFT的暴露的半导体层14b和NMOS TFT的暴露的半导体层24中注入杂质，从而限定PMOS TFT的沟道掺杂的 沟道14b和NMOS TFT的沟道24b，其中，PMOS TFT的沟道掺杂的沟道14b 与PMOS TFT的栅电极13叠置，NMOS TFT的沟道24b与NMOS TFT的栅 电极23叠置。然后，在NMOS TFT的沟道24b和NMOS TFT的源极区24a、 漏极区24c之间形成NMOS TFT的轻掺杂漏极(LDD )区24d。参照图IE,在制造CMOS TFT的方法中，利用第五掩模通过光刻工艺， 在形成有NMOS TFT的LDD区24d的基底1上形成光致抗蚀剂图案70，其 中，光致抗蚀剂图案70覆盖NMOS TFT的半导体层24a至24d的整个区域 和覆盖PMOS TFT的除了将形成源极区和漏极区的区域之外的整个区域。然 后，利用光致抗蚀剂图案70作为掩模，向将要形成PMOS TFT的暴露的源 极区和漏极区的区域中注入P +型杂质(诸如硼(B)、铝(Al)、镓(Ga)、 铟(In)等)，从而形成PMOS TFT的源极区14a和漏极区14c。然后，通过 剥离工艺将光致抗蚀剂图案70去除。
参照图1F，在基底1的形成有PMOS TFT的源极区14a和漏极区14c 的整个表面上形成层间绝缘层32。然后，利用第六掩模工艺，穿过栅极绝缘 层12和层间绝缘层32形成源极接触孔36和漏极接触孔38，其中，源极接 触孔36暴露PMOS TFT的源极区14a和NMOS TFT的源极区24a,漏极接 触孔38暴露PMOS TFT的漏极区14c和NMOS TFT的漏极区24c。接下来，如图1G所示，利用第七掩^^莫工艺形成PMOSTFT的源电极15 和漏电极16以及NMOS TFT的源电极25和漏电极26,其中，PMOS TFT的 源电极15和漏电极16通过源极接触孔36和漏极接触孔38与PMOS TFT的 源极区14a和漏极区14c连接，NMOS TFT的源电极25和漏电极26通过源 极接触孔36和漏极接触孔38与NMOS TFT的源极区24a和漏极区24c连接。如上所述，仅在PMOS TFT的半导体层中注入预定剂量的杂质的制造 CMOS TFT的方法就需要七个掩模工艺。这也适用于仅在NMOS TFT的半导 体层中注入预定剂量的杂质的制造CMOS TFT的方法。掩模工艺包括诸如光 致抗蚀剂工艺、曝光和显影工艺、蚀刻工艺和光致抗蚀剂剥离工艺等多个工 艺。因此，在需要七个掩模工艺的制造CMOS TFT的方法中，制造工艺复杂， CMOS TFT的制造成本增加。发明内容本发明提供了一种利用数量减少的掩模来制造互补金属氧化物半导体 (CMOS) TFT的方法。在本发明的一个示例性实施例中， 一种制造CMOS TFT的方法包括在 基底的整个表面上形成緩冲层；在基底的具有緩冲层的整个表面上形成多晶 硅层和光致抗蚀剂层；将光致抗蚀剂层曝光并显影，以形成第一光致抗蚀剂 图案，其中，第一光致抗蚀剂图案在将要形成第一TFT的半导体层的区域内 具有第一厚度，在将要形成第二TFT的沟道和轻掺杂漏极(LDD)区的区域 内具有第二厚度，在将要形成第二TFT的源极区和漏极区的区域内具有第三 厚度；利用第一光致抗蚀剂图案作为掩模来蚀刻多晶硅层，以将第一TFT的 半导体层和第二 TFT的半导体层图案化；对第一光致抗蚀剂图案执行第一灰 化工艺，以形成第二光致抗蚀剂图案，其中，已从第一光致抗蚀剂图案中去 除了具有第三厚度的区域；利用第二光致抗蚀剂图案作为掩模向第二TFT的 源极区和漏极区中注入第 一杂质；对第二光致抗蚀剂图案执行第二灰化工艺，
以形成第三光致抗蚀剂图案，其中，已从第二光致抗蚀剂图案中去除了具有 第二厚度的区域；利用第三光致抗蚀剂图案作为掩模向第二TFT中注入第二 杂质，以对第二TFT执行沟道掺杂。在本发明的又一示例性实施例中， 一种制造CMOS TFT的方法包括在 基底的整个表面上形成缓冲层；在基底的具有緩冲层的整个表面上形成多晶 硅层和光致抗蚀剂层；将光致抗蚀剂层曝光并显影，以形成第一光致抗蚀剂 图案，其中，第一光致抗蚀剂图案在将要形成第二TFT的沟道和轻掺杂漏极 (LDD)区的区域内具有第一厚度，在将要形成第一TFT的半导体层的区域 内具有第二厚度，在将要形成第二 TFT的源极区和漏极区的区域内具有第三 厚度；利用第一光致抗蚀剂图案作为掩模来蚀刻多晶硅层，以将第一TFT的 半导体层和第二 TFT的半导体层图案化；对第一光致抗蚀剂图案执行第一灰 化工艺，以形成第二光致抗蚀剂图案，其中，已从第一光致抗蚀剂图案中去 除了具有第三厚度的区域；利用第二光致抗蚀剂图案作为掩模向第二 TFT的 源极区和漏极区中注入第 一杂质；对第二光致抗蚀剂图案执行第二灰化工艺， 以形成第三光致抗蚀剂图案，其中，已从第二光致抗蚀剂图案中去除了具有 第二厚度的区域；利用第三光致抗蚀剂图案作为掩模向第一TFT中注入第二 杂质，以对第一 TFT执行沟道掺杂。
参照下面结合附图进行考虑时的详细描述，对本发明的更为完整的理解 和本发明的许多所附的优点将变得容易明了，同时本发明变得更好理解，在 附图中相同的标号表示相同或相似的元件，其中图1A至图1G是制造互补金属氧化物半导体(CMOS ) TFT的方法的剖视图；图2A至图2G是根据本发明示例性实施例的制造CMOS TFT的方法的 剖^L图；图3A至图3G是根据本发明又一示例性实施例的制造CMOS TFT的方 法的剖视图。
具体实施方式
下文参照示出了本发明示例性实施例的附图更充分地描述了本发明。在
附图中，为了清晰起见，夸大了层和区域的厚度。相同的标号用于表示相同 的元件。图2A至图2G是根据本发明示例性实施例的制造互补金属氧化物半导体 (CMOS ) TFT的方法的剖视图。参照图2A,在根据本发明示例性实施例的制造CMOS TFT的方法中， 在基底101的整个表面上形成緩冲层110,在緩冲层110上形成多晶硅层和光 致抗蚀剂层。继而，具有第一黑矩阵、第二黑矩阵和第三黑矩阵的第一掩^f莫布置在基 底101的具有多晶硅层和光致抗蚀剂层的整个表面上。在与将要形成p沟道金属氧化物半导体(PMOS) TFT的半导体层的区 域相对应的区域A内，第一黑矩阵形成为第一厚度；在与将要形成N沟道金 属氧化物半导体(NMOS) TFT的沟道和轻掺杂漏极(LDD)区的区域相对 应的区域B内，第二黑矩阵形成为第一厚度的2/3的厚度；在与将要形成 NMOS TFT的源才及区和漏极区的区域相对应的区域C内，第三黑矩阵形成为 第一厚度的1/3的厚度。然后，将覆盖在基底101的整个表面上的光致抗蚀 剂层曝光并显影，^v而形成第一光致抗蚀剂图案150。第一光致抗蚀剂图案 150在将要形成PMOS TFT的半导体层的区域内形成为第一厚度，在将要形 成NMOS TFT的沟道和LDD区的区域内形成为第一厚度的2/3的厚度，在 将要形成NMOS TFT的源极区和漏极区的区域内形成为第一厚度的1/3的厚 度。继而，利用第一光致抗蚀剂图案150作为掩模来蚀刻多晶硅层，从而形 成PMOS TFT的半导体层114和NMOS TFT的半导体层124。第一掩^f莫可具有第三黑矩阵、第二黑矩阵和第一黑矩阵，其中，第三黑 矩阵具有形成为具有第 一 间隔(interval)的光屏蔽缝隙(light-shielding slit)， 第二黑矩阵具有形成为具有第一间隔的2/3的间隔的光屏蔽缝隙，第一黑矩 阵具有形成为具有第一间隔的1/3的间隔的光屏蔽缝隙。参照图2B，在本发明的制造CMOS TFT的方法中，对图2A的第一光致 抗蚀剂图案150 4丸行第一灰化工艺(ashingprocess )。结果，/人第一光致抗蚀 剂图案150中去除了在将要形成NMOS TFT的源极区和漏极区的区域内形成 为第一厚度的1/3的厚度的区域。然后，通过第一灰化工艺形成第二光致抗 蚀剂图案160,其中，第二光致抗蚀剂图案160在将要形成PMOS TFT的半 导体层的区域内形成为第 一厚度的2/3的厚度，在将要形成NMOS TFT的沟
道和LDD区的区域内形成为第一厚度的1/3的厚度。继而，利用第二光致抗 蚀剂图案160作为掩才莫，向NMOS TFT的暴露的半导体层124中将要形成 NMOS TFT的源才及区和漏极区的区域内注入N +杂质(诸如磷(P )、砷(As )、 锑(Sb)和铋(Bi)等)，从而形成NMOS TFT的源极区124a和漏极区124c， 其中，注入后杂质的剂量为5E"原子/cr^至2E"原子/cm3，优选地为1E"原 子/cm3。参照图2C,对图2B的第二光致抗蚀剂图案160执行第二灰化工艺。结 果，从第二光致抗蚀剂图案160中去除了在将要形成NMOS TFT的沟道和 LDD区的区域内形成为第一厚度的1/3的厚度的区域。然后，通过第二灰化 工艺形成第三光致抗蚀剂图案170，其中，第三光致抗蚀剂图案170在将要 形成PMOSTFT的半导体层的区域内形成第一为厚度的1/3的厚度。继而， 利用第三光致抗蚀剂图案170作为掩模，向将要形成NMOS TFT的暴露的沟 道和LDD区的区域中注入杂质(诸如磷(P )、硼(B )等)，从而对NMOS TFT 的沟道和LDD区124b执行沟道掺杂，其中，注入后杂质的剂量为5E"原子 /cmS至3E"原子/cm3,优选地为lE"原子Zcm3。由于注入的杂质剂量很小， 所以NMOS TFT的沟道掺杂的沟道和LDD区124b不具有传导类型(conducti-vitytype)。另外，利用剥离工艺将第三光致抗蚀剂图案170去除。接下来， 在基底101的形成有PMOS TFT的半导体层114和NMOS TFT的半导体层 124a至124c的整个表面上形成栅极绝缘层112。参照图2D,利用第二掩模工艺，在形成有栅极绝缘层112的基底101上 形成PMOS TFT的栅电极113和NMOS TFT的4册电才及123，其中，PMOS TFT 的栅电极113与将要形成PMOS TFT的沟道的区域叠置，NMOS TFT的栅电 极123与将要形成NMOS TFT的沟道的区域叠置。NMOS TFT的栅电极123 形成为具有小于NMOS TFT的沟道掺杂的沟道和LDD区124b的宽度的宽度。 然后，利用PMOS TFT的栅电极113和NMOS TFT的栅电极123作为掩模， 向PMOS TFT的暴露的半导体层114和NMOS TFT的暴露的沟道和LDD区 124b中注入N-杂质(诸如磷(P)、砷(As)、锑(Sb)和铋(Bi)等)，从 而限定PMOS TFT的沟道114b和NMOS TFT的沟道掺杂的沟道124b ，其中， 注入后杂质的剂量为5E"原子/cmS至2E"原子/cm3，优选地为小于N+杂质 的剂量的1E19原子/cm3的剂量，PMOS TFT的沟道114b与PMOS TFT的栅 电极113叠置，NMOS TFT的沟道掺杂的沟道124b与NMOS TFT的栅电极123叠置。然后，在NMOS TFT的沟道124b与NMOS TFT的源极区124a、 漏极区124c之间形成NMOS TFT的LDD区124d。参照图2E，利用第三掩模通过光刻工艺，在形成有NMOS TFT的LDD 区124d的基底101上形成光致抗蚀剂图案180，其中，光致抗蚀剂图案180 覆盖NMOS TFT的半导体层124a至124d的整个区域和覆盖PMOS TFT的除 了将要形成源极区和漏极区的区域之外的区域。继而，利用光致抗蚀剂图案 180作为掩才莫，向PMOS TFT的暴露的半导体层114中将要形成PMOS TFT 的源极区和漏极区的区域中注入？+杂质(诸如硼(B)、铝(AI)、镓(Ga)、 铟(In)等)，从而形成PMOS TFT的源极区114a和漏极区114c，其中，注 入后杂质的剂量为5E^原子/cn^至2E"原子/cm3，优选地为1E"原子/cm3。 然后，利用剥离工艺将光致抗蚀剂图案180去除。参照图2F,在层间绝缘层132形成在基底101的形成有PMOS TFT的源 极区114a和漏极区114c的整个表面上之后，利用第四掩模工艺，穿过栅极 绝缘层112和层间绝缘层132形成源极接触孔136和漏极接触孔138，其中， 源极接触孔136暴露PMOS TFT的源极区114a和NMOS TFT的源极区124a， 漏极接触孔138暴露PMOS TFT的漏极区114c和NMOS TFT的漏极区124c。 然后，如图2G中所示，穿过源极接触孔136和漏极接触孔138形成PMOS TFT 的源电极115、漏电极116和NMOSTFT的源电极125、漏电极126,其中， PMOS TFT的源电极115和漏电极116连接到PMOS TFT的源极区114a和漏 极区114c，NMOS TFT的源电极125和漏电极126连接到NMOS TFT的源极 区124a和漏极区124c。如上所述，在根据本发明实施例的制造CMOS TFT的方法中，利用第一 掩模来形成PMOS TFT的半导体层114、 NMOS TFT的沟道掺杂的沟道124b 和NMOS TFT的源极区124a和漏极区124c，其中，第一掩片莫具有形成为第 一厚度的第一黑矩阵、形成为第一厚度的2/3的厚度的第二黑矩阵和形成为 第一厚度的1/3的厚度的第三黑矩阵。因此，在本发明的制造CMOS TFT的方法中，利用五个掩模工艺来形成 CMOS TFT,在该CMOS TFT中，对NMOS TFT的半导体层4九行沟道掺杂。 与制造对其中的NMOS TFT的半导体层执行沟道4参杂的CMOS TFT的方法 相比，在根据本发明实施例的制造CMOS TFT的方法中，减少了两个掩模工 艺。结果，在冲艮据本发明实施例的制造对其中的NMOS TFT的半导体层执行 沟道掺杂的CMOS TFT的方法中，能够简化制造工艺并降低CMOS TFT的制 造成本。图3A至图3G是根据本发明又一实施例的制造CMOS TFT的方法的剖 视图。参照图3A，在根据本发明又一实施例的制造CMOSTFT的方法中，在 基底201的整个表面上形成緩冲层210，在緩冲层210的整个表面上形成多 晶硅层和光致抗蚀剂层。继而，第一掩模布置在基底201的具有多晶硅层和 光致抗蚀剂层的整个表面上。第一掩模包括第一黑矩阵，在与将要形成 NMOS TFT的沟道和LDD区的区域相对应的区域B内，形成为第 一厚度； 第二黑矩阵，在与将要形成PMOS TFT的半导体层的区域相对应的区域A内， 形成为第一厚度的2/3的厚度；第三黑矩阵，在与将要形成NMOS TFT的源 极区和漏极区的区域相对应的区域C内，形成为第一厚度的1/3的厚度。然 后，将覆盖在基底201的整个表面上的光致抗蚀剂层曝光并显影，从而形成 第一光致抗蚀剂图案250，其中，第一光致抗蚀剂图案250在将要形成NMOS TFT的沟道和LDD区的区域内形成为第 一厚度，在将要形成PMOS TFT的 半导体层的区域内形成为第一厚度的2/3的厚度，在将要形成NMOS TFT的 源极区和漏极区的区域内形成为第一厚度的1/3的厚度。继而，利用第一光 致抗蚀剂图案250作为掩模来蚀刻多晶硅层，从而形成PMOS TFT的半导体 层214和NMOS TFT的半导体层224。第一掩才莫可具有第三黑矩阵、第二黑矩阵和第一黑矩阵，其中，第三黑 矩阵具有形成为具有第一间隔的光屏蔽缝隙，第二黑矩阵具有形成为具有第 一间隔的2/3的间隔的光屏蔽缝隙，第一黑矩阵具有形成为具有第一间隔的 1/3的间隔的光屏蔽缝隙。参照图3B，对图3A中所示的第一光致抗蚀剂图案250执行第一灰化工 艺。结果，从第一光致抗蚀剂图案250中去除了在将要形成NMOS TFT的源 极区和漏极区的区域内形成为第一厚度的1/3的厚度的区域。然后，形成第 二光致抗蚀剂图案260,其中，第二光致抗蚀剂图案260在将要形成NMOS TFT的沟道和LDD区的区域内形成为第一厚度的2/3的厚度，在将要形成 PMOSTFT的半导体层的区域内形成为第一厚度的1/3的厚度。继而，利用 第二光致抗蚀剂图案260作为掩模，向NMOS TFT的暴露的半导体层224中 将要形成NMOS TFT的源极区和漏极区的区域中注入N +杂质(诸如P、 As、
Sb和Bi等)，其中，注入后杂质的剂量为5E加原子/cr^至2E"原子/cm3,优 选地为IE21原子/cm3，从而形成NMOS TFT的源极区224a和漏极区224c。参照图3C，对图3B中所示的第二光致抗蚀剂图案260执行第二灰化工 艺。结果，从第二光致抗蚀剂图案260中去除了在将要形成PMOSTFT的半 导体层的区域内形成为第一厚度的1/3的厚度的区域。然后，通过第二灰化 工艺形成第三光致抗蚀剂图案270，其中，第三光致抗蚀剂图案270在将要 形成NMOS TFT的沟道和LDD区的区域内形成为第一厚度的1/3的厚度。 继而，利用第三光致抗蚀剂图案270作为掩模，向PMOSTFT的暴露的半导 体层中注入杂质(诸如P、 B等)，其中，注入后杂质的剂量为5E"原子/cm3 至3E"原子/cn^的很小的剂量，优选地为1E"原子/cm3,从而对PMOSTFT 的半导体层214b执行沟道掺杂。由于注入的杂质剂量很小，所以PMOSTFT 的沟道掺杂的半导体层214b不具有传导类型。另外，利用剥离工艺将第三光 致抗蚀剂图案270去除。接下来，在基底201的形成有PMOS TFT的沟道掺 杂的半导体层214b和NMOS TFT的半导体层224a至224c的整个表面上形 成栅极绝缘层212。参照图3D，利用第二掩模工艺在形成有栅极绝缘层212的基底201上形 成PMOS TFT的栅电极213和NMOS TFT的栅电极223,其中，PMOS TFT 的栅电极213与将要形成PMOS TFT的沟道的区域叠置，NMOS TFT的栅电 极223与将要形成NMOS TFT的沟道的区域叠置。NMOS TFT的栅电极223 形成为具有小于NMOS TFT的半导体层224的宽度的宽度，其中，不在NMOS TFT的半导体层224中注入N +杂质。然后，利用PMOS TFT的栅电极213 和NMOS TFT的栅电极223作为掩模，向PMOS TFT的暴露的沟道掺杂的半 导体层214b和NMOS TFT的暴露的半导体层224中注入N-杂质(诸如P、 As、 Sb和Bi等)，其中,注入后杂质的剂量为5E"原子/cm3至2E19原子/cm3， 优选地为1E"原子/cm3，从而限定PMOS TFT的沟道#^杂的沟道214b和 NMOS TFT的沟道224b，其中，PMOS TFT的沟道掺杂的沟道214b与PMOS TFT的栅电极213叠置，NMOS TFT的沟道224b与NMOS TFT的栅电极223. 叠置。然后，在NMOS TFT的沟道224b与NMOS TFT的源极区224a、漏极 区224c之间形成NMOS TFT的LDD区224d。参照图3E,利用第三掩模通过光刻工艺，在形成有NMOS TFT的LDD 区224d的基底201上形成光致抗蚀剂图案280，其中，光致抗蚀剂图案280 覆盖NMOS TFT的半导体层224a至224d的整个区域和覆盖PMOS TFT的除 了将要形成源极区和漏极区的区域之外的区域。继而，利用光致抗蚀剂图案 280作为掩模，向PMOS TFT的暴露的半导体层214中将要形成PMOS TFT 的源极区和漏极区的区域中注入P +杂质(诸如B、 Al、 Ga、 In等)，其中， 注入后杂质的剂量为5E^原子/cmS至2E"原子/cmS，优选地为1E"原子/cm3, 从而形成PMOS TFT的源极区214a和漏极区214c。然后，利用剥离工艺将 光致抗蚀剂图案280去除。参照图3F，在层间绝缘层232形成在基底201的形成有PMOS TFT的源 极区214a和漏极区214c的整个表面上之后，利用第四掩模工艺穿过栅极绝 缘层212和层间绝缘层232形成源极接触孔236和漏极接触孔238,其中， 源极接触孔236暴露PMOS TFT的源极区214a和NMOS TFT的源极区224a， 漏极接触孔238暴露PMOS TFT的漏极区214c和NMOS TFT的漏极区224c。 然后，如图3G中所示，穿过源极接触孔236和漏极接触孔238形成PMOS TFT 的源电极215、漏电极216以及NMOS TFT的源电极225、漏电极226，其中， PMOS TFT的源电极215和漏电极216连接到PMOS TFT的源极区214a和漏 极区214c， NMOS TFT的源电极225和漏电极226连接到NMOS TFT的源 极区224a和漏极区224c。如上所述，在根据本发明又一实施例的制造CMOS TFT的方法中，利用 第 一掩模来形成PMOS TFT的沟道掺杂的沟道214b 、 NMOS TFT的源极区 224a和漏极区224c,其中，第一掩模具有形成为第一厚度的第一黑矩阵、形 成为第一厚度的2/3的厚度的第二黑矩阵和形成为第一厚度的1/3的厚度的第 三黑矩阵。因此，在根据本发明又一实施例的制造CMOS TFT的方法中，利用五个 掩模工艺来形成CMOS TFT,在该CMOS TFT中，对PMOS TFT的半导体层 执行沟道掺杂。与制造对其中的PMOS TFT的半导体层执行沟道掺杂的 CMOS TFT的方法相比，在根据本发明又一 实施例的制造CMOS TFT的方法 中，减少了两个掩沖莫工艺。结果，在根据本发明又一实施例的制造对其中的 PMOS TFT的半导体层执行沟道掺杂的CMOS TFT的方法中，能够简化制造 工艺并降低CMOS TFT的制造成本。
TFT或NMOS TFT的半导体层执行沟道掺杂。因此，与制造对其中的NMOS TFT或PMOS TFT的半导体层执行沟道掺杂的CMOS TFT的方法相比，在根执行沟il^参杂的CMOS TFT的方法中，减少了两个掩^^莫工艺。结果，在本发 明的制造对其中的NMOS TFT或PMOS TFT的半导体层4丸行沟道掺杂的 CMOS TFT的方法中，能够简化制造工艺并降^f氐CMOS TFT的制造成本。虽然已参照本发明的特定实施例描述了本发明，但是本领域技术人员将 要理解的是，在不脱离如权利要求所限定的本发明的精神或范围的情况下， 可对本发明做出各种修改和改变。
权利要求
1、一种制造互补金属氧化物半导体薄膜晶体管的方法，所述方法包括在基底的整个表面上形成缓冲层；在基底的具有所述缓冲层的整个表面上形成多晶硅层和光致抗蚀剂层；将所述光致抗蚀剂层曝光并显影，以形成第一光致抗蚀剂图案，其中，所述第一光致抗蚀剂图案在将要形成第一薄膜晶体管的半导体层的区域内具有第一厚度，在将要形成第二薄膜晶体管的沟道和轻掺杂漏极区的区域内具有第二厚度，在将要形成所述第二薄膜晶体管的源极区和漏极区的区域内具有第三厚度；利用所述第一光致抗蚀剂图案作为掩模来蚀刻所述多晶硅层，以将所述第一薄膜晶体管的所述半导体层和所述第二薄膜晶体管的半导体层图案化；对所述第一光致抗蚀剂图案执行第一灰化工艺，以形成第二光致抗蚀剂图案，其中，已从所述第一光致抗蚀剂图案中去除了具有所述第三厚度的区域；利用所述第二光致抗蚀剂图案作为掩模向所述第二薄膜晶体管的源极区和漏极区中注入第一杂质；对所述第二光致抗蚀剂图案执行第二灰化工艺，以形成第三光致抗蚀剂图案，其中，已从所述第二光致抗蚀剂图案中去除了具有所述第二厚度的区域；利用所述第三光致抗蚀剂图案作为掩模向所述第二薄膜晶体管中注入第二杂质，以对所述第二薄膜晶体管执行沟道掺杂。
2、 如权利要求1所述的方法，还包括在基底的已形成所述第一薄膜晶体管的所述半导体层、所述第二薄膜晶 体管的沟道掺杂的半导体层和所述第二薄膜晶体管的所述源极区和漏极区的 整个表面上形成栅极绝缘层；在所述栅极绝缘层之上在与将要形成所述第 一薄膜晶体管的沟道的区域 叠置的区域内形成所述第一薄膜晶体管的栅电极，在所述栅极绝缘层之上在 与将要形成所述第二薄膜晶体管的沟道的区域叠置的区域内形成所述第二薄 膜晶体管的栅电极；利用所述第二薄膜晶体管的所述栅电极作为掩模向所述第二薄膜晶体管的所述半导体层中注入第三杂质，以形成所述第二薄膜晶体管的所述轻掺杂漏极区，并限定所述第二薄膜晶体管的所述沟道；形成光致抗蚀剂图案，所述光致抗蚀剂图案覆盖所述第二薄膜晶体管的所述半导体层的整个区域和所述第一薄膜晶体管的所述栅电极；利用所述光致抗蚀剂图案作为掩模向所述第一薄膜晶体管中注入第四杂 质，以形成所述第一薄膜晶体管的源极区和漏极区；在基底的已形成所述第一薄膜晶体管的所述源极区和漏极区的整个表面 上形成层间绝缘层；穿过所述栅极绝缘层和所述层间绝缘层形成源极接触孔和漏极接触孔， 所述源极接触孔和漏极接触孔暴露所述第一薄膜晶体管和所述第二薄膜晶体 管的源极区和漏极区；形成所述第一薄膜晶体管和所述第二薄膜晶体管的源电极和漏电极，其 中，所述第一薄膜晶体管和所述第二薄膜晶体管的源电极和漏电极穿过所述 源极接触孔和漏极接触孔连接到所述第一薄膜晶体管和所述第二薄膜晶体管 的所述源极区和漏极区。
3、 如权利要求1所述的方法，其中，所述第二厚度为所述第一厚度的 2/3,所述第三厚度为所述第一厚度的1/3。
4、 如权利要求l所述的方法，其中，掩模设置在基底的具有所述多晶硅 层和所述光致抗蚀剂层的整个表面上，所述掩才莫在与将要形成所述第 一薄膜 晶体管的所述半导体层的区域对应的区域内具有第 一黑矩阵，在与将要形成 所述第二薄膜晶体管的所述沟道和轻掺杂漏极区的区域对应的区域内具有第 二黑矩阵，在与将要形成所述第二薄膜晶体管的所述源极区和漏极区的区域 对应的区域内具有第三黑矩阵。
5、 如权利要求4所述的方法，其中，所述掩模包括所述第一黑矩阵、所 述第二黑矩阵和所述第三黑矩阵，其中，所述第一黑矩阵具有形成为第一厚 度的光屏蔽层，所述第二黑矩阵具有形成为所述第一厚度的2/3的厚度的光 屏蔽层，所述第三黑矩阵具有形成为所述第一厚度的1/3的厚度的光屏蔽层。
6、 如权利要求4所述的方法，其中，所述掩模包括所述第三黑矩阵、所 述第二黑矩阵和所述第一黑矩阵，其中，所述第三黑矩阵具有形成为具有第一间隔的光屏蔽缝隙，所述第二黑矩阵具有形成为具有所述第一间隔的2/3 的间隔的光屏蔽缝隙，所述第一黑矩阵具有形成为具有所述第一间隔的1/3 的间隔的光屏蔽缝隙。
7、 如权利要求2所述的方法，其中，所述第一杂质包括磷、砷、锑和铋 中的至少一种。
8、 如权利要求2所述的方法，其中，所述第二杂质包括磷或硼。
9、 如权利要求2所述的方法，其中，所述第三杂质包括磷、砷、锑和铋 中的至少一种，且具有低于所述第 一杂质的剂量的剂量。
10、 如权利要求2所述的方法，其中，所述第四杂质包括硼、铝、镓和 铟中的至少一种。
11、 如权利要求l所述的方法，其中，所述第一薄膜晶体管形成为P沟 道金属氧化物半导体薄膜晶体管，所述第二薄膜晶体管形成为N沟道金属氧 化物半导体薄膜晶体管。
12、 一种制造互补金属氧化物半导体薄膜晶体管的方法，所述方法包括 在基底的整个表面上形成緩冲层；在基底的具有所述緩冲层的整个表面上形成多晶硅层和光致抗蚀剂层； 将所述光致抗蚀剂层曝光并显影，以形成第一光致抗蚀剂图案，其中， 所述第 一光致抗蚀剂图案在将要形成第二薄膜晶体管的沟道和轻掺杂漏极区 的区域内具有第一厚度，在将要形成第一薄膜晶体管的半导体层的区域内具 有第二厚度，在将要形成所述第二薄膜晶体管的源极区和漏极区的区域内具 有第三厚度；'利用所述第一光致抗蚀剂图案作为掩模来蚀刻所述多晶硅层，以将所述第一薄膜晶体管的所述半导体层和所述第二薄膜晶体管的半导体层图案化；对所述第 一光致抗蚀剂图案执行第 一灰化工艺，以形成第二光致抗蚀剂 图案，其中，已从所述第一光致抗蚀剂图案中去除了具有所述第三厚度的区域；利用所述第二光致抗蚀剂图案作为掩冲莫向所述第二薄膜晶体管的源极区 和漏极区中注入第一杂质；对所述第二光致抗蚀剂图案执行第二灰化工艺，以形成第三光致抗蚀剂 图案，其中，已从所述第二光致抗蚀剂图案中去除了具有所述第二厚度的区 域；利用所述第三光致抗蚀剂图案作为掩才莫向所述第一薄膜晶体管中注入第 二杂质，以对所述第一薄膜晶体管执行沟道掺杂。
13、 如权利要求12所述的方法，还包括在基底的已形成所述第一薄膜晶体管的沟道掺杂的半导体层和所述第二 薄膜晶体管的所述源极区和漏极区的整个表面上形成栅极绝缘层；在所述栅极绝缘层之上在与将要形成所述第 一薄膜晶体管的沟道的区域 叠置的区域内形成所述第一薄膜晶体管的栅电极，在所述栅极绝缘层之上在 与将要形成所述第二薄膜晶体管的沟道的区域叠置的区域内形成所述第二薄 膜晶体管的栅电极；利用所述第二薄膜晶体管的所述栅电极作为掩模向所述第二薄膜晶体管 的所述半导体层中注入第三杂质，以形成所述第二薄膜晶体管的所述轻掺杂 漏极区，并限定所述第二薄膜晶体管的所述沟道；形成光致抗蚀剂图案，所述光致抗蚀剂图案覆盖所述第二薄膜晶体管的 所述半导体层的整个区域和覆盖所述第一薄膜晶体管的所述栅电极；利用所述光致抗蚀剂图案作为掩模向所述第一薄膜晶体管中注入第四杂 质，以形成所述第一薄膜晶体管的源极区和漏极区；在基底的已形成所述第一薄膜晶体管的所述源极区和漏极区的整个表面 上形成层间绝缘层；穿过所述栅极绝缘层和所述层间绝缘层形成源极接触孔和漏极接触孔， 所述源极接触孔和漏才及接触孔暴露所述第一薄膜晶体管和所述第二薄膜晶体 管的源极区和漏极区；形成所述第一薄膜晶体管和所述第二薄膜晶体管的源电极和漏电极，其 中，所述第一薄膜晶体管和所述第二薄膜晶体管的所述源电极和漏电极穿过 所述源极接触孔和漏极接触孔连接到所述第一薄膜晶体管和所述第二薄膜晶 体管的源极区和漏极区。
14、 如权利要求12所述的方法，其中，所述第二厚度为所述第一厚度的 2/3,所述第三厚度为所述第一厚度的1/3。
15、 如权利要求12所述的方法，其中，掩模设置在基底的具有所述多晶 硅层和所述光致抗蚀剂层的整个表面上，所述掩模在与将要形成所述第二薄 膜晶体管的所述沟道和轻掺杂漏极区的区域对应的区域内具有第一黑矩阵， 在与将要形成所述第 一薄膜晶体管的所述半导体层的区域对应的区域内具有 第二黑矩阵，在与将要形成所述第二薄膜晶体管的所述源极区和漏极区的区 域对应的区域内具有第三黑矩阵。
16、 如权利要求15所述的方法，其中，所述掩模包括所述第一黑矩阵、 所述第二黑矩阵和所述第三黑矩阵，其中，所述第一黑矩阵具有形成为第一厚度的光屏蔽层，所述第二黑矩阵具有形成为所述第一厚度的2/3的厚度的 光屏蔽层，所述第三黑矩阵具有形成为所述第一厚度的1/3的厚度的光屏蔽 层。
17、 如权利要求15所述的方法，其中，所述掩模包括所述第三黑矩阵、 所述第二黑矩阵和所述第一黑矩阵，其中，所述第三黑矩阵具有形成为具有 第一间隔的光屏蔽缝隙，所述第二黑矩阵具有形成为具有所述第一间隔的2/3 的间隔的光屏蔽缝隙，所述第一黑矩阵具有形成为具有所述第一间隔的1/3 的间隔的光屏蔽缝隙。
18、 如权利要求12所述的方法，其中，所述第一杂质包括磷、砷、锑和 4义中的至少一种。
19、 如权利要求13所述的方法，其中，所述第二杂质包括磷或硼。
20、 如权利要求13所述的方法，其中，所述第三杂质包括磷、砷、锑和 铋中的至少一种，且具有低于所述第一杂质的剂量的剂量。
21、 如权利要求13所述的方法，其中，所述第四杂质包括硼、铝、镓和 铟中的至少一种。
22、 如权利要求12所述的方法，其中，所述第一薄膜晶体管形成为P 沟道金属氧化物半导体薄膜晶体管，所述第二薄膜晶体管形成为N沟道金属 氧化物半导体薄膜晶体管。
全文摘要
本发明提供了一种利用数量减少的掩模来制造互补金属氧化物半导体(CMOS)TFT的方法，该方法包括在基底的整个表面上形成缓冲层；在基底的具有缓冲层的整个表面上形成多晶硅层和光致抗蚀剂层；将光致抗蚀剂层曝光并显影，以形成第一光致抗蚀剂图案；利用第一光致抗蚀剂图案作为掩模来蚀刻多晶硅层，以将第一TFT的半导体层和第二TFT的半导体层图案化；对第一光致抗蚀剂图案执行第一灰化工艺，以形成第二光致抗蚀剂图案；利用第二光致抗蚀剂图案作为掩模向第二TFT的源极区和漏极区中注入第一杂质；对第二光致抗蚀剂图案执行第二灰化工艺，以形成第三光致抗蚀剂图案；利用第三光致抗蚀剂图案作为掩模向第二TFT中注入第二杂质，以对第二TFT执行沟道掺杂。
文档编号H01L21/84GK101127328SQ20071014186
公开日2008年2月20日 申请日期2007年8月14日 优先权日2006年8月17日
发明者黄义勋 申请人:三星Sdi株式会社