半导体衬底的制作方法

专利名称：半导体衬底的制作方法
技术领域：
本发明涉及半导体衬底，其具有形成在划片线中用于测试IC的监测元件。
背景技术：
多个IC同时形成在单个半导体衬底(或单个半导体晶片)的表面上， 在制造的最后步骤中使用划片机沿划片线切割半导体衬底，由此分离用于 半导体器件的单个芯片。在半导体衬底的表面上分布着在IC形成工艺中出现的例如薄膜缺陷和 晶体缺陷的各种缺陷，由此引起了IC中的缺陷；因此，优选在切割成芯片 之前，通过检查排除这种在半导体衬底上的缺陷芯片。由于这个原因，在 芯片区域的外部形成监测元件，以监测半导体元件的特性以及和加工中半 导体元件的形成工艺相关的各种值，其中在半导体衬底分割成芯片之前， 使用监测元件执行特性检查。这可以在其安装于单个半导体器件之前，确 定IC芯片的质量和缺陷。通常，在划片线中形成监测元件，由此，在完成 特性检查之后，监测元件在半导体衬底被划分成芯片时，被划片机所毁坏。划片线是线性区域，其形成在IC区域之间并且每个划片线具有指定的 宽度，以允许用于分离芯片的槽的形成。已开发了通过利用划片线来形成 用于测试的监测元件的各种方法。例如，日本专利申请公开No. S57-113241 公开了在划片线上或划片线的外围形成用于监测基本电路特性或制造参数 的监测元件。曰本专利申请公开No. S59-14663公开了为改善晶体缺陷所致的压力 缺陷的监测精度，监测元件的面积增大并且沿划片线形成。图IO表示了用于将监测元件排布在划片线内部的布局的平面图，其中在邻接在一起的四个IC区域201之间形成两条划片线202，并且在划片线 202中形成具有用于特性测量的连接垫(connection pad)的多个监测元件 203。附图标记204表示钝化开口，其中去除了钝化层以助于划片。如上所述，使用划片线202形成监测元件203,划片线是半导体衬底上 的空白区域，其中在完成IC的形成之后，沿划片线202切割半导体衬底， 由此分离IC芯片。日本专利申请公开No. H07-37839公开了 一种具有通过密封环围绕IC 外围的保护结构的半导体器件，以防止当半导体衬底被切割为芯片时，引 起特性缺陷的水分或杂质渗入切割表面。图11是用于保护形成在IC区域201中的IC的密封环结构的剖面图。 多个IC区域201形成在硅衬底201的表面上并且每个由集成电路和多层连 线构成，其中密封环结构形成在IC区域的外围以防止水分和杂质渗入其中。在密封环结构中，依次形成第一层间绝缘膜214、第一连线层216、第 二层间绝缘膜218、第二连线层220以及钝化膜222，以覆盖场氧化膜的端 部并围绕形成在硅衬底211的表面上的IC区域201。常常使用通过硅石溶 液(silica solution )的旋涂形成的CVD氧化膜和SOG (玻璃上旋转)膜来 作为层间绝缘膜214和218。此外，通过等离子CVD制成的氮化硅膜常常 用作钝化膜222。图12是形成于相邻IC区域201之间的边界处的划片线202中的监测 元件203的放大平面图，其中形成密封环205以围绕IC区域201，而在形 成于划片线202中监测元件区域231中的监测元件203的外围，不形成密封环。图13是沿图12的E-E，线得到的剖面图。划片线202的最上层表面覆 盖有"固态"钝化膜222,其在钝化开口 204中被部分地去除，在钝化开口 204中，部分地暴露例如CVD氧化膜或SOG膜的层间绝缘膜215-2。 CVD 氧化膜和SOG膜具有较低的阻挡水分的能力，因为它们传输穿过的水分， 因此它们不足以保护监测元件203。如上所述，用于阻挡水分渗入的各种方法通常适用于IC芯片中IC的 外围；然而，没有适用于监测元件的阻挡水分渗入的方法。由此这个原因，
在具有监测元件的IC芯片中，渗入划片线钝化开口中的水分在层间绝缘层 中造成固定电荷，使监测元件的特性不稳定。这使监测元件实现精确监测 IC芯片内部条件的目的变得困难。发明内容本发明的目的是提供一种半导体衬底，其中形成在划片线中的监测元件被密封环所围绕从而阻挡水分和杂质渗入IC，由此稳定监测元件的特性。 根据本发明，沿划片线划分半导体衬底以形成多个被密封环围绕的IC区域，其中在划片线中形成钝化开口，在划片线中被二级密封环围绕的监 测元件区域内形成监测元件。第二密封元件特別形成为围绕监测元件的外 围，由此使监测元件能够精确监测集成电路的特性，因为可防止水分和其 他杂质渗入监测元件区域，因此监测元件区域在特性上稳定。以上，二级密封环均与硅衬底连接，由此可稳定阱势能(well potential) 并改善监测精度。此外，部分二级密封环与用于形成IC区域的密封环具有 相同的功能，由此能够有效利用用于形成划片线的区域，使划片线宽度减 小。此外，去除位于监测元件区域和划片线中钝化开口之间的部分二级密 封环，由此可易于估计到监测元件区域中层间绝缘层中的水分的扩散速度。 优选密封环的宽度大于二级密封环的宽度。此外，密封环具有包含多个金属层的叠层结构，多个金属层经由绝缘 层层叠在一起并经由接触孔相互连接在一起。此外，二级密封环具有包含 多个金属层的叠层结构，多个金属层经由绝缘层层叠在一起并经由通孔相 互绝缘。因此，对于用于形成IC区域的密封环，可确保长期的可靠性；可 减小用于形成二级密封环的整个区域；还可以改善每衬底芯片的产率。


现将参考附图对本发明的这些和其他目的、方面以及实施例进行更详 细的描述，附图中图1是根据本发明的优选实施例形成在半导体衬底上的监测元件、密 封环和IC区域的布局平面图；图2是沿图1的A-A，线得到的剖面图，表示了与用于保护监测元件的 二级密封环有关的基本部分；
图3是沿图1的B-B，线得到的剖面图，表示了与用于形成IC区域的密 封环有关的基本部分；图4是根据本发明实施例的第一改进实例，在半导体衬底表面上的划 片线中排布监测元件的布局平面图；图5是沿图4的C-C，线得到的剖面图，表示了与用于保护监测元件的 二级密封环有关的基本部分；图6是沿图4的D-D，线得到的剖面图，表示了与用于形成IC区域的密 封环有关的基本部分；图7是根据本发明实施例的第二改进实例，在半导体衬底上的划片线 中排布监测元件的布局平面图；图8是根据本发明实施例的第三改进实例，在半导体衬底上的划片线 中排布监测元件的布局平面图；图9是根据本发明实施例的第四改进实例，在半导体衬底上的划片线 中排布监测元件的布局平面图；图IO是在其上形成有多个IC区域的半导体衬底表面上的划片线中排 布监测元件的布局平面图；图11是适合于IC区域的密封环结构的剖面图；图12是在划片线中的监测元件区域中形成的监测元件的放大平面图；以及图13是沿图12的E-E，线得到的剖面图。
具体实施方式
现将参考附图通过实例更详细地描述本发明。现将参照图1至3根据本发明的优选实施例描述具有监测元件的半导 体衬底，其中用相同的附图标记表示与图10至13所示的部分相同的部分， 其中，为了简单解释的目的，图1至3并未在比例上精确表示。图1是形成在划片线202中的监测元件203外围的平面图，其中划片 线202形成在围绕IC区域201 (未具体表示)的密封环205之间。大量IC 区域201以矩阵形式形成在半导体衬底(未示出)上，其中图1表示了用 于保护监测元件203的密封环的基本部分。在图1的左侧，通过去除会妨碍划片的固态钝化膜来形成钝化开口204。在图1的右侧，监测元件区域231被形成并且被用于保护监测元件203 的二级密封环206所围绕。在本实施例中，用于保护监测元件203的二级 密封环206形成在监测元件区域231的外围，并且与用于形成IC区域201 的前述密封环205的宽度相比，其宽度减小。图2是沿图1的A-A，线得到的剖面图，其表示了与二级密封环206相 关的基本部分。用于保护监测元件203的二级密封环206由三个金属层1M、 2M和3M构成，其间夹有层间绝缘膜215-1和215-2。通孔219连续形成在 与层间绝缘膜相关的金属层1M-3M之间，从而在平面图中产生用于围绕 监测元件203的图案，由此可部分地中断层间绝缘膜。更具体而言，场氧 化膜212形成在硅衬底上(未示出)；用作第一层间绝缘膜的CVD氧化膜 214-1形成在场氧化膜212上；并且第一金属层1M形成在CVD氧化膜上。 由CVD氧化膜214-2、 SOG膜215-1和CVD氧化膜214-3构成的第二层间 绝缘膜213形成在金属层1M上。由CVD氧化膜214-4、 SOG膜215-2和 CVD氧化膜214-5构成的第三层间绝缘膜217形成在第二金属层2M上， 第二金属层2M形成在第二层间绝缘膜213上。此外，钝化膜222形成在第 三金属层3M的最上层表面上，第三金属层3M形成在CVD氧化膜214-5 上。也就是说，具有上述剖面结构的二级密封环206形成在监测元件区域 231的外围中。如上所述，用于保护监测元件203的二级密封环206提供了与层间绝 缘膜213和217相关的通孔219，其中绝缘膜213和217每个都由三个层构 成，即CVD氧化膜、SOG薄膜和CVD氧化膜，由此能够部分地中断层间 绝缘膜213和217。形成具有上述剖面结构的二级密封环206以围绕监测元 件区域231。在二级密封环206中，在每个层间绝缘膜213和217中，在水 分渗透方面易攻破的SOG膜被部分地中断；因此，能够可靠地阻挡水分渗 入到监测元件203中。二级密封环206设计为使得三个金属层1M - 3M垂 直排布，与通孔219相连；因此，与前述密封环205相比，可降低二级密 封环206的厚度，密封环205的细节表示在图3中。图3是沿图1的线B-B，的剖面图，其表示了与用于形成IC区域201的 密封环205相关的基本部分。此处，密封环205适应于具有四个连线层， 即金属层1M、 2M、 3M和4M的IC区域201。更具体而言，用作第一层间 绝缘膜的CVD氧化膜214-1形成在场氧化膜(未示出)上；第一金属层1M形
成在第一层间绝缘膜上；由CVD氧化膜214-2、 SOG膜215-1和CVD氧化 膜214-3构成的第二层间绝缘膜213形成在第一金属层1M上；由CVD氧 化膜214-4、 SOG膜215-2和CVD氧化膜214-5构成的第三层间绝缘膜217 经由第二金属层2M上形成在第二层间绝缘膜213上，第二金属层2M形成 在第二层间绝缘膜213上。第一金属层1M和第二金属层2M经由接触孔 223直接连接在一起，其中形成侧壁221以确保金属层1M和2M之间的连 接。类似地，第三金属层3M和第四金属层4M形成在第三层间绝缘膜217 的上方，略去其细节。此外，钝化膜222形成在最上层的表面上。上述密 封环205需要符合要求的宽度以确保可靠性得到长期的保证。相反，监测 元件203仅需要二级密封环206的短期保护。例如，与密封环205相比， 通过相对于通孔219的尺寸和金属层1M-3M的宽度的较小连线规则而形 成二级密封环206已足够。因此，可以减小由密封环206所占据的总面积。接下来，将描述半导体衬底制造方法的要点，其中通过传统的已知方 法来形成IC，为了避免解释的繁复性，略去对传统已知方法的描述。下文 中，主要关于用于保护监测元件的二级密封环的形成来给出解释。二级密封环与相应的监测元件、电极、连线、绝缘膜和其他必要元件 一起同时形成。例如，在p型衬底的情况下，形成p型杂质掺杂区域(即p阱)，为在 硅衬底的表面上形成元件做好准备。然后，形成用于分隔元件的场氧化膜。 在场氧化膜上形成用于形成监测元件的栅电极。形成具有轻掺杂漏极 (LDD )结构的元件以界定SD区域。在衬底的整个表面上形成CVD氧化 膜，作为第一层间绝缘膜。在CVD氧化膜中形成接触孔。接下来，在划片线的密封环区域中形成第一金属层。通过顺序层叠三 个层，即CVD氧化膜、SOG膜和CVD氧化膜，形成第二层间绝缘膜。第 二层间绝缘膜经受蚀刻处理以形成第 一通孔，通过该第 一通孔部分地中断 第二层间绝缘膜。类似地，依次形成第二金属层、第二层间绝缘膜、第二通孔和第三金 属层。最后，在其中形成监测元件的监测元件区域的整个区域上形成"固 态"钝化膜(例如氮化硅膜)。接下来，将参照图4至9描述本发明实施例的改进实例。图4是根据本发明实施例的第一改进实例，在半导体衬底表面上的划 片线中排布监测元件的布局平面图。与图1所示的半导体衬底相比，在图4所示的半导体衬底中，用于保护监测元件203的二级密封环206与硅衬底的阱区相连，其中二级密封环 206与用于测量的阱焊盘(well pad) 207相连。根据图4所示的结构，可以稳定监测元件203的阱势能，由此改善测量精度。此外，上述结构的优点在于，在干蚀刻和此后的湿蚀刻之后，很难发 生由划片线的处理所致的蚀刻表面的腐蚀和粗糙。图5是沿图4的C-C，线得到的剖面图，其表示了关于用于保护监测元 件203的二级密封环206的基本部分。图5所示的关于二级密封环206的 基本结构与图2所示的类似；因此，省略对其的详细描述。与图2所示的 结构相比，在图5所示的结构中，二级密封环206连接到在衬底的p阱区 中的p+阱引出部分208。图6是沿图4的D-D，线得到的剖面图，其表示了关于用于形成IC区域 201的密封环205的基本部分。图6所示的关于密封环205的基本结构与图 3所示的类似；因此，省略对其的详细描述。与图3所示的结构相比，在图 6所示的结构中，密封环205连接到衬底的p +阱引出部分208上。根据第一改进实例的图5所示的二级密封环206的制造方法与图2所 示的二级密封环206的制造方法类似；因此，省略对其的描述。接下来，图7是根据本发明实施例的第二改进实例，在半导体衬底表 面上的划片线中排布监测元件的布局平面图。在这一实例中，二级密封环206-1和206-2共享用于形成IC区域的密 封环205的功能，并且基本上以和密封环205相同的结构形成，其中二级 密封环206-1和密封环205 —起连续地形成，而其他二级密封环206-2独立 于密封环205形成，因为它们用于保护监测元件203。密封环205、 206-1 和206-2的基本结构与结合实施例及其第一改进实例所描述的类似；因此， 省略对其的详细描述。在图7的第二改进实例中，密封环205、 206-1和206-2享有相同的功 能并基本具有相同的结构，由此可显著减小密封环的整体面积，有助于划 片线宽度的全面或局部减小。接下来，图8是根据实施例的第三改进实例，在半导体衬底表面上的
划片线中排布监测元件的布局平面图。与图7所示的半导体衬底相比，在图8所示的半导体衬底中，监测元件203不形成在划片线202的中心区域，而是于划片线202的内部在位置 上轻微地偏移；具体地，在图8中，监测元件203在划片线202中向上移 动。这可靠地避免了破裂的出现。第三改进实例的其他结构与上述实施例 及其第二改进实例的结构类似；因此，省略对其的详细描述。接下来，图9是根据实施例的第四改进实例，在半导体衬底表面上的 划片线中排布监测元件的布局平面图。在这个实例中，去除部分二级密封环206-2以形成密封开口 261，其中 二级密封环206-2形成在钝化开口 204和监测元件区域231之间以围绕监测 元件区域231。在上述结构中，在密封开口 261中没有用于阻挡水分的通孔，存在于 钝化开口 204中的水分可能通过SOG膜(未示出)渗入到监测元件区域231。 通过监测监测元件203的特性变化，可以估计水分到监测元件区域231的 层间膜(未示出)中的扩散速度，这能够应用到例如包含在集成电路中的 元件电阻的估算以及集成电路缺陷出现的仿真。由于本发明可以在不背离其主旨和基本特性的前提下以数种形式实 现，因此上述实施例是示例性的而非限制性的。因为本发明的范围由所附 权利要求而不是由其说明书限定，所以落入权利要求的边界和界限内的所 有变化或者这些边界和界限的等同物都将被权利要求所包含。
权利要求
1.一种半导体衬底，所述半导体衬底沿划片线被划分以形成被密封环围绕的多个IC区域，其中在所述划片线中形成有钝化开口，在所述划片线中监测元件区域之内形成监测元件，所述监测元件区域被二级密封环围绕，其中由所述二级密封环围绕的区域被钝化膜覆盖，在所述二级密封环之外的区域不被钝化膜覆盖。
2. 根据权利要求1所述的半导体衬底，其中所述二级密封环与阱焊盘相连。
全文摘要
沿划片线划分半导体衬底以形成多个被密封环围绕的IC区域，其中在划片线中形成钝化开口，在划片线中被二级密封环围绕的监测元件区域内形成监测元件，所述二级密封环由金属层、氧化层和通孔构成。二级密封环形成为围绕监测元件的外围，由此使监测元件能够精确监测集成电路的特性，因为可防止水分和杂质渗入监测元件区域，因此监测元件区域在特性上稳定。
文档编号H01L23/544GK101131969SQ200710162980
公开日2008年2月27日 申请日期2005年1月24日 优先权日2004年1月26日
发明者内藤宽, 藤田晴光 申请人:雅马哈株式会社