专利名称：具晶粒接收凹孔的晶片级封装的制作方法
技术领域：
本发明是有关于晶片级封装(WLP )结构，特定而 言是有关于具有晶粒接收凹孔的载板以于晶片级封装 中接收晶粒。
背景技术：
于半导体组件的领域中，组件的密度持续增加且 组件的尺寸持续缩小。为配合上述情况，如此高密度 组件中封装或互连技术的需求亦日益增加。传统上， 覆晶封装(flip-Chip)附着方法中焊锡凸块阵列是形 成于晶粒的表面。焊锡凸块的形成可利用焊锡复合材
料通过防焊层(solder mask)而予以施行，以用于产 生期望的焊锡凸块形态。芯片封装的功能包含功率分 配、信号分配、散热、保护及支撑等。当半导体变为 更加复杂，传统封装技术例如导线架封装、软性封装、 刚性封装技术已无法满足欲产生具较高密度组件的较 小芯片的需求。
此夕卜因传统封装技术必须将曰 曰曰片上的晶粒分割
成各另y的曰 曰曰粒且接着各别封装该晶粒，故此类技术对
于制造程序而曰是为耗时。因芯片封装技术是大为受
到集成电路发展的影响，故当电子装置的尺寸变为s一 咼
要求时，封装技术亦是如此。由于上述的理由>封装
技术的趋势是朝向现今的锡球阵列BGA )、覆曰 曰曰封装
覆曰 曰曰锡球阵列(FC-BGA))、 芯片尺寸封装CSP )、
曰 曰曰片级封装WLP)。"晶i片级封装"(WLP )是被了解为
曰 曰曰片上整体封装、所有互连及其它程序步骤是于分离
成曰 曰曰粒之 、'-刖施行。 一般而言，于完成所有组装程序或
封装程序之后，独立的半导体封装是 具数个半导体
曰 曰曰粒的臼 曰曰片分开。该晶片级封装具有极小的尺寸并纟s
合极佳的电子特性。
曰 曰曰片级封装(WLP)技术是为高级封装技术，其曰 曰曰
粒是于曰 曰曰片上予以制造及测试，且接着由切割而分离
以用于在表面粘着生产线中组装。因曰 b!r 日日斤级封装技术
利用整个曰 曰曰片作为目标，而非利用单一心片或曰 曰曰粒，
因此于进行分离程序之前，封装及测试皆己兀成。此
外，曰 曰曰片级封装(WLP )是如此的高级技术，因此线接
合、曰 曰曰粒粘着及底部填充的程序可予以忽略利用p 曰曰
片级封装技术，可减少成本及制造时间且曰 曰曰片级封装
的最纟冬结*勾尺寸可相当于晶粒大小，故此技术可、朴 俩足
电子装置的微型化需求。
虽晶片级封装技术具有上述优点，然而仍存在一些影响晶片级封装技术的接受度的问题，例如，虽利用晶片级封装技术可减少集成电路与互连基板间的膨胀系数CTE)不匹配，而当组件尺寸縮小，晶片级封装结构的材料间的热膨胀系数差异变为另造成
结构的机械不稳定的关键因素。再者，于此曰 曰曰片级斗i--心
片尺寸封装中，形成于半导体晶粒上的数个接合垫是
通过牵涉到重分布层(RDL)的现有重分布程序予以重
分布进入数个区域阵列形的金属垫焊锡球是直接熔
接于金属垫上，而金属垫是用重分布程序以区域阵列
形式形成一般而言，所有经堆栈的重分布层是形成
于曰 曰曰粒上的积层上。因此，封装的厚度会增加苴—曰J
能与减少心片尺寸的需求相抵触
发明内容
本发明的目的在于，提供一种曰 曰曰粒接收凹孔的
晶片级封装，其是不需堆栈的积层(built-up layer) 及重分布层(RDL)的扩散型晶片级封装(F0-WLP)结 构，可以减小封装厚度以利克服上述问题，且亦提供 较佳电路板级温度循环测试可靠度。
本发明提供 一 封装结构，包含基板，其具有形成于上表面内的晶粒接收凹孔及形成穿过其中的通孔
结构，中终端垫是形成于通孔结构的下方，以及导
线是形成于基板的下表面。晶粒是由粘胶而设置Zp 曰 丁日曰
粒接收凹孔内，以及介电层是形成于晶粒及基板上。
重分布金属层(RDL)是形成于介电层上且耦合至晶粒
及通孔结构。导电凸块是耦合至终端垫。
介电层包含弹性介电层、含硅介电型材料、苯环
丁烯(BCB)或聚亚酰胺(PI)。含硅介电型材料包含
娃氧烷聚合物(S工NR)、 二氧化硅、氮化硅或结合o
另则，介电层包含感光层。重分布层(RDL)是通过通
孔结构向下连通至终端垫。
基板的材料包含有机环氧型玻璃纤维板(FR 4 )、耐高温玻璃纤维板(FR 5 )、双马来酰亚胺三氮杂苯树
脂BT)、印刷电路板(PCB)、合金或金属。合金包含
镍铁合金(Alloy 4 2 ) ( 4 2 %镍-5 8 %铁)或柯祖A 外 1:1
金Kov sr ) ( 2 9 %镍-1 7 %钴-5 4 %铁)。另则，基
板的材料可为玻璃、陶瓷或硅。
本发明将以较佳实施例及附图加以详细叙述。然 而，此领域的技术者将得以领会，本发明的较佳实施 例是为说明而叙述，而非用以限制本发明的权利要求。
除此处明确叙述的较佳实
行于它实施例，且本发
所明定之外是不特别受限
图i是根据本发明的
切面息图
图2是根据本发吸的
切面不思图
图3是根据本发明的
切面示思图
图4是根据本发明的
的横切面示思图。
施例之外，本发明可广泛实 明的范围除后附权利要求书
，其中
扩散型晶片级封装结构的横 扩散型晶片级封装结构的横 扩散型晶片级封装结构的横 板型扩散型晶片级封装结构
具体实施例方式
本发明是揭露晶片级封装(WLP )结构，其利用具 有形成其内的预定通孔及形成进入其中的凹孔的基 板。感光材料是予以涂布于晶粒及预先形成的基板上。
感光材料最好是由弹性材料形成
图1是根据本发明的 一 实施例的扩散型曰 曰曰片级封
装F0-WLP )的横切面示意图。如图1所不，扩散型
曰 曰曰片级封装(FP-WLP)结构包含基板2，其有形成
其中的晶粒接收凹孔4以接收晶粒16多数个通孔
通孔结构)6是从基板2的上表面形成穿过基板2 至其下表面。导电材料是填充入通孔6以用于电性连 通。终端垫8是设置于基板2的下表面且连接至具导
电材料的通孔6 。导电电路线1 0是设置于基板2的 下表面。保护层1 2 ，例如防焊层环氧树脂(solder mask epoxy)，是形成于导电电路线1 0上以用于保护。 晶粒1 6是设置于基板2上的晶粒接收凹孔4 内，且藉由粘胶材料1 4固定。如此领域的技术者所 熟知，接触垫(接合垫)2 0是形成于晶粒1 6上。 感光层或介电层1 8是形成于晶粒1 6上且填充入晶 粒1 6与凹孔4的壁间的空隙。多数个开孔是由光微 影蚀亥U程序 (1 i t h o g r a p h y p r o c e s s ) 或暴露程序
(exposure procedure) 而形成于介电层l 8内。多 数个开孔是各别对准于通孔6及接触或输出入垫2 0 。重分布层(RDL ) 2 4，亦称为金属导线2 4 ，是 由移除形成于介电层l 8上的预定部分金属层而予以 形成于介电层l 8之上，其中重分布层(RDL) 2 4通 过输出入垫2 0与晶粒1 6保持电性连接。 一 部份的 重分布层(RDL ) 2 4材料是填充入介电层1 8内的开 孔中，由此形成接触连通金属2 2于通孔6及接合垫 2 0之上。保护层2 6是予以形成以覆盖重分布层
(RDL) 2 4 。
介电层1 8是形成于晶粒1 6及基板2的顶端且
填充入晶粒16周围的空隙。上述结构是构成平面闸
格阵列(LGA )型封装。替代实施例可于图2视得，导 电球3 0是形成于终端垫8的下方。此类是称为锡球 阵列(BGA)型。基板2的材料最好为有机基板，例如 具已定义凹孔的耐高温玻璃纤维板(FR5 )、双马来酰 亚胺三氮杂苯树脂(BT )、印刷电路板(PCB )或具预 蚀刻电路的镍铁合金(Alloy 4 2 )。具高玻璃化转变 温度(Tg )的有机基板最好为环氧型耐高温玻璃纤维 板(FR 5 )或双马来酰亚胺三氮杂苯树脂(BT )型基 板。镍铁合金(Alloy 4 2 )是由4 2 %的镍及5 8 %的
铁所组成柯弗合金(Kover )亦可予以禾U用，3是由
29%的镍、1 7 %的钴及5 4 %的铁所组成。玻璃、陶
瓷或硅亦可用作为基板。请参照图3 ，凹孔4的深度
可较晶粒16的厚度为稍大，亦可为更深。它部件
是类似于图1 ，故省略类似部件的组件符号
基板可为圆形例如晶片型，其半径可为200毫
米、3 00毫米或以上。此外，基板可为矩形例如板
型图4是显示板晶片型的基板2 。如图所不，基板
2是形成有凹孑L 4且建立有电路线(导电电路线
0及g巾填有金属的通孔结构6 。于图4的上部图
1的封装单元是以矩阵形式配置。切割线28是定义
于封装单元之间以用于分离每一封装单元。
于本发明的 一 实施例中，介电层18最好为弹性
介电材料，其是以含硅介电型材料制成，包含硅氧烷
聚合物cSINR)、 二氧化硅、氮化硅及其结合。于另
实施例中，介电层是以包含苯环丁烯(BCB )、环氧树
脂、聚亚酰胺(PI)或树脂的材料所制成。其最好为
感光层以简化制程。
于本发明的 一 实施例中，弹性介电层为一种有
大于100 ( ppm/。C )的热J蟛胀泉数、^;勺4 o %'的伸长
率最好3 0 %至5 0 %)及介于塑料及橡胶之间的硬
度的材料。弹性介电层1 8的厚度是取决于在温度循
环测试期间累积于重分布层/介电层界面内的应力。
于本发明的一实施例中，重分布层(RDL ) 2 4的 材料包含钛/铜/金合金或钛/铜/镍/金合金，其厚度是 于2微米至1 5微米之间。钛/铜合金是由溅镀技术形
成为种子金属层，且铜/金或铜/镍/金合金是由电镀技
术形成。利用电镀程序形成重分布层可使重分布层的
厚度足以抵抗温度循环期间的热膨胀系数不匹配接
合垫2 0可为铝或铜或其结合。若扩散型曰 ti" 日日斤级封装
F0-WLP )的结构是利用硅氧垸聚合物SINR作为
弹性介电层且利用铜作为重分布层的金属，根据未图
不于此的应力分析，累积于重分布层//介电层界面内的
应力则会降低。
向外扩
构6下方的纟冬一山 顿垫
加封装厚度的先目U
度此外，i山 顿垫
20 '侧相对的表面
2且引导信号至纟冬
明显减少本发明
者，于封装的.、/ * 刖基
及导线(导电电路
率将较以j二 刖得到改
1 o是预先決定。因此，生.........
本发明揭露不需于重分布层(RDL )上堆栈积层的
扩散型晶片级封装(F0-WLP)。
本发明的程序包含提供其上形成有对准图型的对 准工具。之后，图样化粘着剂是予以印刷于工具上(用 以粘附晶粒的表面)，接续利用具覆晶功能的取放精密 对准系统以重分布已知晶粒于工具上使其具期望之间 距。图样化粘着剂将会使芯片(于主动面侧)粘着于 工具上。其后，晶粒粘着材料是印刷于晶粒背侧上。 接着，板贴附器是用于将基板贴附至晶粒背侧，除凹 孔的外的基板上表面亦会粘着于图样化粘着剂。之后， 实施真空固化以及从板型晶片分离该工具。
另则，利用具精密对准的晶粒贴附机，而晶粒丰着材料是分配于基板的凹孔上。晶粒放置于基板的凹 孔上。晶粒粘着材料是予以热固化以确保晶粒紧粘于 基板上。
一旦晶粒重分布于基板上后，则实施洁净程序以 湿式清洗及/或干式清洗清洁晶粒表面。接续为涂布介 电材料于板上，其后实施真空程序以确保板内无气泡。
之后，.实施光微影蚀亥IJ程序(lithography process) 以开启通孔及接合垫及/或切割线(选择性)。等离子 体清洗(plasma clean)步骤是接着予以执行以洁净 通孔及接合垫的表面。之后，溅镀钛/铜作为种子金属 层，而后涂布光刻胶(PR)于介电层及种金属层上以 用于形成重分布金属层图形。接续，进行电镀程序以 形成铜/金或铜/镍/金作为重分布层金属，随后剥除光 刻胶(PR )及进行金属湿式蚀刻以形成重分布层金属 导线。其后，涂布或印刷顶部介电层及/或开启切割线 (选择性)。
于设置球或印刷焊锡糊剂后，施行热回融程序以 回焊基板处(用于锡球阵列(BGA))。利用垂直式探针 卡(probe card)施行板晶片级最终测试。于测试之 后，切割基板以分离封装成独立单元。接着，封装单 元是各别取放至托盘或巻带及滚动条上。
本发明的优点为
基板是预先备妥有预形成的凹孔，凹孔的尺寸是
等于曰 曰曰粒尺寸于每 一 侧约加5 0微米至100微米。
由填充弹性介电材料可用作为应力缓冲释放区域，以
吸收硅晶粒与基板(耐咼温玻璃纤维板FR5或双
马来酰亚胺三氮杂苯树脂(B丁))间执 "、、膨胀系数cCTE )
差异所造成的热应力。由于应用简化的积层于曰 日日粒表
面上方，故封装生产率将会增加(制造循环时间减少)。 终端垫是形成于晶粒主动面的相反侧。晶粒放置程序 与现行程序相同。本发明不需填充核心粘胶(树脂、
型制程期间无热膨胀系 粒与基板(例如，玻璃
约2 0至3 0微米(即 晶粒粘附于基板的凹孔 一水平面。只涂布含硅 介电型材料(最好为硅氧烷聚合物(S INR ))于晶粒主 动面及基板(最好为玻璃纤维板(FR 4 )、耐高温玻璃 纤维板(FR5 )或双马来酰亚胺三氮杂苯树脂(BT)) 的表面上。由于介电层(硅氧烷聚合物(SINR))为感 光层，故只利用光屏蔽程序即得以开启通孔结构。于 硅氧垸聚合物(SINR )涂布期间的真空程序是用以消 除气泡问题。晶粒粘着材料是于基板与晶粒结合 一 体 之前印刷于晶粒的背侧上。封装及电路板级二者的可
环氧型化合物、硅胶等)。于板
数CTE)不匹配的问题，且曰 曰曰
纤维板(FR4 ))间的空隙只有
用于晶粒粘着材料的厚度)。于
后晶粒与基板的表面可于同
靠度是较先前技术为佳，特别于电路板级温度循环测 试，乃因基板及印刷电路主机板的热膨胀系数为相同， 故无热机械应力作用于焊锡凸块/球上。成本得降低且 程序步骤精简化。亦易于形成组合封装(双晶粒封装)。
虽本发明的较佳实施例己叙述如上，然而，此领
域的技艺者将得以了解，本发明不应受限于所述的较
佳实施例。更确切言之，此领域的技术者可于后附权
利要求书所定义的本发明的精神及范围内做若干改变
或修改。
权利要求
1、一种封装结构，其特征在于，包含一基板，其具有形成于该基板的上表面内的一晶粒接收凹孔，以及形成穿过其中的一通孔结构，其中一终端垫形成于该通孔结构之下以及一导线是形成于该基板的下表面；一晶粒，其是由粘胶而设置于该晶粒接收凹孔内；一介电层，其形成于该晶粒及该基板上；以及一重分布层，其形成于该介电层上，其中该重分布层耦合至该晶粒以及通过该通孔结构耦合至该终端垫。
1 0 、根据权利要求9所述的用于形成半导体组 件封装的方法，其特征在于，其还包含涂布介电材料于该基板上之后，实行真空程序； 开启通孔结构及输出入垫；溅镀种子金属层于该介电层、该通孔结构及该输 出入垫上；形成重分布层金属于该介电层上；以及 形成顶部介电层于该重分布层上。
全文摘要
本发明提供一封装结构，包含基板，其具有形成于其上表面内的晶粒接收凹孔及形成穿过其中的通孔结构，其中终端垫是形成于通孔结构的下方，以及导线是形成于基板的下表面。晶粒是由粘胶而设置于晶粒接收凹孔内，以及介电层是形成于晶粒及基板上。重分布金属层(RDL)是形成于介电层上且耦合至晶粒及通孔结构。导电凸块是耦合至终端垫。
文档编号H01L23/488GK101188220SQ200710188639
公开日2008年5月28日 申请日期2007年11月21日 优先权日2006年11月21日
发明者张瑞贤, 杨文焜 申请人:育霈科技股份有限公司