专利名称：在封装之间具有插头-插座型线连接的半导体封装上封装的制作方法
技术领域：
本发明涉及半导体封装，更具体而言，设计具有插头-插座型线连接的 半导体封装上封装。
背景技术：
随着电子工业领域的技术发展，电子部件变得具有高功能性，并且高度 紧凑。为了跟上这一发展，已经开发出了一种作为封装制造方法的在下部封
装上叠置上部封装的封装上封装(POP)技术，以实现高密度封装，此外还
开发出了半导体封装上封装技术，从而在单个衬底上安装多个集成电路。
POP被越来越多地用于应用处理器(AP)和介质，其在结构上包括上部封 装、下部封装以及连接所述上部封装和下部封装的连接单元。
图1示出了普通半导体POP 100的正视图。参考图1，半导体POP100 包括上部封装10和下部封装20。 一般而言，上部封装10包括多个存储芯片 12、第一印刷电路板(PCB) 14、多条第一连接线16、第一模制区(molding area) 18和多个第 一球19，例如，焊球。
将存储芯片12设置在第一PCB 14上。第一连接线16连接存储芯片12 和第一PCB 14。第一模制区18采用环氧树脂模制物料(EMC)覆盖并保护 存储芯片12和第一PCB 14。
第一球19位于第一PCB 14下面，并且通过与形成于下部封装20的上 表面上的球连接盘(未示出)结合使上部和下部封装10和20电连接。 一般 而言，下部封装20包括逻辑器件22、第二PCB 24、多条第二连接线26、 第二模制区28和多个第二球29，例如焊球。
逻辑器件22位于第二 PCB 24的中央。第二模制区28采用EMC覆盖 并保护逻辑器件22。第二连接线26连接逻辑器件22和第二PCB 24。所述 多个第二球29形成于所述第二PCB 24的下表面上，并将POP 100电连接至 母板(未示出)，POP 100被机械安装到所述母板上。
如上所述，覆盖逻辑器件22的第二模制区26存在于POP 100的下部封
装20的中央。因此，不能将焊球布置到POP100的上部封装10的对应于下 部封装20的第二模制区的区域内。
因此，随着上部封装10内包含的存储芯片的容量的增大，上部和下部 封装10和20之间的互连的数量也增大。但是，布置在上部封装10内的焊 球的数量受到下部封装20的结构的限制。而且，常规POP IOO存在与上部 和下部封装10和20之间的焊球的接触的焊球可靠性相关的问题。
第一PCB 14、位于第一PCB 14的下表面上的第一焊球19和包括与第 一焊球19接触的球连接盘(未示出)的第二 PCB 24的热膨胀系数互不相同。 因此，当安装在母板上的下部封装20受到应力时，由于第一PCB14、第一 焊球19和第二PCB 24的热膨胀系数互不相同，可能在第一焊球19内产生 裂紋，其将在最终的产品中，例如，在母板或存储模块中导致缺陷。
因此，需要这样一种连接POP的上部和下部封装的连接器结构，其能 够提高POP的互连数量，并且能够降低由应力导致的来自母板的不利影响。
发明内容
为了解决上述和/或其他问题，本发明的示范性实施例提供了具有连接上 部和下部封装的连接器的POP，其能够提高所述上部和下部封装之间的互连 的数量，并且能够降低来自母板的应力的影响。
根据本发明的示范性实施例， 一种半导体封装上封装包括下部封装、叠 置在所述下部封装上的上部封装和多个导线连接器，每一所述导线连接器使 所述上部封装和下部封装电连接，并且具有插头-插座形状的线连接。
每一导线连接器包括结合至所述下部封装的上部和所述上部封装的下 部之一的插头线(plug wire)以及结合至所述下部封装的上部和所述上部封装 的下部中的另一个的插座线(socketwire)，其中，将所述插头线插到所述插座 线内。所述插头线可以从所述插座线上拆卸下来。
将所述插头线的两个端点结合至所述下部封装的上部和所述上部封装 的下部中的任何一者，并且所述插头线具有至少一个顶点。所述插头线的厚 度不同于所述插座线的厚度。
所述插座线包括第一线和第二线，所述第一和第二线中的每者使其两个 端,S均结合至所述下部封装的上部和所述上部封装的上部中的任何 一 者并 且具有至少一个顶点，其中，所述第一和第二线之间具有能够使所述插头线插入到所述第一线和第二线之间的间隔，处于所述第一线和第二线之间的一 端的间隔不同于处于所述第一线和第二线之间的另 一端的间隔。
根据本发明的示范性实施例， 一种封装上封装半导体器件包括第 一封装 和叠置在所述第一封装上的第二封装，其中，所述第一封装包括第一PCB、叠置在所述第一 PCB上并电连接至所述第一 PCB的多个存储芯片、覆盖所 述存储芯片和所述第一PCB的第一模制区以及电结合至所述第一PCB的下 部的一个区域的第一线，所述第二封装包括第二PCB、结合至所述第二PCB 上的一个区域的逻辑器件、覆盖所述逻辑器件并结合至所述第一 PCB的下 部的另 一个区域以支持所述第 一封装的第二模制区、以及结合至所述第二 PCB上的另一个区域的第二线，所述第一线和第二线具有可拆卸的插头-插 座型连接。
所述第一线具有插头形状和插座形状之一，所述第二线具有插头形状和 插座形状中的另一种形状，所述第一线和所述第二线插入到彼此当中。第一 线的厚度不同于第二线的厚度。
将所述第一线的两个端点均结合至所述第一 PCB的下部的一个区域， 所述第一线具有至少一个顶点，所述第二线包括第三线和第四线，将所述第 三线和第四线中的每者的两个端点均结合至所述第二 PCB上的另一区域， 所述第三线和第四线中的每者均具有至少一个顶点，所述第三线和第四线具 有使所述第一线插入到所述第三和第四线之间的间隔，并且处于所述第三和 第四线之间的一端的间隔不同于处于所述第三和第四线之间的另 一端的间 隔。
通过下文结合附图的详细说明，本发明的示范性实施例将得到更为充分 的理解，在附图中
图1示出了普通半导体POP的正视图2示出了根据本发明的示范性实施例的包括接线型连接器的半导体 POP的正视图3示出了图2所示的器件的插头线和插座线的正面透视图4示出了图2所示的器件的插头线和插座线的平面图5示出了图2所示的器件的插头线和插座线的背面透视图6示出了图2所示的器件的插头线和插座线的侧视图。
具体实施例方式
将参考示出了本发明的示范性实施例的附图，以获得对本发明、本发明 的优点以及通过实施本发明而完成的目标的充分理解。在下文中，将通过参 考
本发明的示范性实施例来详细描述本发明。附图中的类似的附图 标记表示类似的元件。
图2示出了根据本发明的示范性实施例的包括接线型连接器(wire-type co皿ector)的半导体封装上封装(POP)的正视图。参考图2,半导体POP200 包括上部封装210和下部封装220。上部封装210包括存储芯片12、第一印 刷电路板(PCB)14、第一连接线16、第一模制区18和多条插头线212。
存储芯片12被叠置到第一PCB 14上，并通过第一连接线16电连接到 第一PCB14。第一模制区18覆盖存储芯片12和第一PCB 14,以保护上部 封装210。可以将每条插头线212结合或连接至上部封装210的下部和下部 封装220的上部之一。例如，可以将每条插头线212电结合或连接至第一 PCB 14的下部的区i或。
下部封装220包括逻辑器件22、第二PCB24、多条第二连接线26、第 二模制区221、多条插座线222和多个第二球29，例如焊球。逻辑器件22 位于第二 PCB 24上的区域内。
第二模制区221覆盖并保护逻辑器件22。第二模制区221改善了具有叠 置结构的上部封装210和下部封装220的组合的特性并结合至第一 PCB 14 的下部的另 一区域以支持上部封装210。
可以将每条插座线222与上部封装210的下部和下部封装220的上部中 的另一个结合。例如，可以将每条插座线222结合至第二PCB 24上的另一 区域。将插头线212之一形成为插到插座线(222)中的对应插座线内。将 插头线212之一形成为以可拆卸的方式插到插座线222中对应于所述插头线 的插座线内。
可以将插头线212形成为具有与对应的插座线222不同的厚度。插头线 212中的任何一条以及插座线222中的任何一条都能够电连接上部和下部封 装210和220。
具有POP 200的插头线212和插座线222的互连器，例如，212与222相结合，所占据的空间比常规互连器，例如图1所示的第一焊球19更小。
因而，与常规技术相比，根据示范性实施例的POP200能够提高互连器的数 量。通过第二焊球29将POP 200安装到母板(未示出)上。下部封装220 通过第二焊球29受到母板的应力作用。
在采用焊球连接器的常规POPIOO中，当POP100受到应力作用时，可 能在焊球29内产生裂紋。采用根据所述示范性实施例的具有插头-插座型 结构的线连接器的POP 200能够緩沖第一PCB 14和第二PCB 24之间的应 力差异，也就是说，能够防止由于热膨胀系数差导致的在连接第一 PCB 14 和第二 PCB 24的连接器内产生裂紋。
图3示出了图2所示的插头线和插座线的正面透视图，图4是图2所示 的插头线和插座线的平面图。图5是图2所示的插头线和插座线的背面透视 图，图6是图2所示的插头线和插座线的侧视图。
参考图3到图6，插头线212之一的两个端点与诸如第二PCB 24的下 部封装220的上部和诸如第一 PCB 14的上部封装210的下部之一结合。将 插头线212的形状构造为具有至少一个顶点，以形成(例如)梯形。
每条插座线222包括第一线312和第二线314。将第一线和第二线312 和314中的每者的两个端点结合或连接至诸如第二PCB 24的下部封装220 的上部和诸如第一PCB 14的上部封装210的下部中的另一个。可以将第一 线和第二线312和314中的每者形成为具有至少一个顶点。
如图4所示，将第一线和第二线312和314形成为具有间隔dl，从而使 插头线212能够插到第一线312和第二线314之间。
将插头线212插到第一线和第二线312和314之间。由于将插头线212 插到了第一和第二线312和314之间，因而使上部和下部封装210和220相 互电连接。这样，由于将插头线212插到了插座线312和314之间，因此与 常规技术相比根据所述示范性实施例的POP200能够降低POP的高度。
将第一和第二线312和314形成为，使处于第一和第二线312和314之 间的一端的间隔dl不同于处于第一和第二线312和314之间的另一端的间 隔d2(dl-d2)。例如，第一线312可以具有梯形形状，而第二线314可以 具有从第一线312朝外弯曲的梯形形状，如图4所示。这样可以使插头线212 容易地插入到第 一和第二线312和314之间。
如上所述，根据本发明的示范性实施例的半导体POP釆用了具有插头
-插座型接线结构的连接器，因而能够提高上部和下部封装之间的互连的数 量。而且，根据本发明的示范性实施例的半导体POP能够防止由于来自母 板的应力导致在连接器内产生裂紋，并且能够降低POP的高度。
尽管已经参考本发明的示范性实施例对本发明进行了具体的图示和文 字描述，但是本领域的普通技术人员应当理解，在不背离由权利要求界定的 本发明的精神和范围的情况下可以对其做出各种形式和细节上的改变。
本申请根据35U.S.C. § 119要求于2006年12月22日提交的韩国专利 申请No. 10-2006-0133153的优先权，在此将其全文引入以供参考。
权利要求
1.一种半导体封装上封装，包括下部封装；叠置在所述下部封装上的上部封装；以及多个导线连接器，所述导线连接器中的每者使所述上部封装和所述下部封装电连接，并且具有插头-插座形状的线连接。
2. 根据权利要求1所述的半导体封装上封装，其中，每一导线连接器 包括插头线，其结合至所述下部封装的上部和所述上部封装的下部之一；以及插座线，其结合至所述下部封装的上部和所述上部封装的下部中的另一个，其中，所述插头线插到所述插座线内。
3. 根据权利要求2所述的半导体封装上封装，其中，可以将所述插头 线从与所述插座线的连接中拆下。
4. 根据权利要求2所述的半导体封装上封装，其中，所述插头线的两 个端点结合至所述下部封装的上部和所述上部封装的下部中的任何一者，并 且所述插头线具有至少 一 个顶点。
5. 根据权利要求4所述的半导体封装上封装，其中，所述插头线的厚 度与所述插座线的厚度不同。
6. 根据权利要求4所述的半导体封装上封装，其中，所述插座线包括 第一线和第二线，所述第一和第二线中的每者使其两个端点结合至所述下部 封装的上部和所述上部封装的下部中的任何一者并且具有至少一个顶点，其中，所述第一和第二线之间具有间隔，从而使所述插头线能够插入到 所述第一线和第二线之间，且处于所述第一线和第二线之间的一端的间隔不 同于处于所述第 一线和第二线之间的另 一端的间隔。
7. —种封装上封装半导体器件，其包括第一封装和叠置在所述第一封 装上的第二封装，其中，所述第一封装包括第一印刷电路板PCB;多个存储芯片，其叠置在所述第一PCB上，并且电连接到所述第一PCB;第一模制区，其覆盖所述多个存储芯片和所述第一PCB;以及 第一线，其电结合至所述第一 PCB的下部的一个区域，并且其中，所 述第二封装包括 第二PCB;位于所述第二PCB的一个区域上的逻辑器件；第二模制区，其覆盖所述逻辑器件，并结合至所述第一 PCB的下部的 另一区域，以支持所述第一封装；以及第二线，其结合至所述第二PCB上的另一区域，并且 所述第一线和所述第二线具有可拆卸的插头-插座连接。
8. 根据权利要求7所述的封装上封装半导体器件，其中，所述第一线 具有插头形状和插座形状之一，所述第二线具有插头形状和插座形状中的另 一种形状，所述第一线和所述第二线插入到彼此当中。
9. 根据权利要求8所述的封装上封装半导体器件，其中，所述第一线 的厚度不同于所述第二线的厚度。
10. 根据权利要求9所述的封装上封装半导体器件，其中，所述第一线 的两个端点均结合至所述第一 PCB的下部的一个区域，且所述第一线具有 至少一个顶点，所述第二线包括第三线和第四线，所述第三线和第四线中的 每者的两个端点均结合至所述第二 PCB上的另一区域，且所述第三线和第 四线中的每者均具有至少一个顶点，所述第三线和第四线具有使得所述第一 线插入到所述第三和第四线之间的间隔，并且处于所述第三和第四线之间的 一端的间隔不同于处于所述第三和第四线之间的另 一端的间隔。
全文摘要
一种半导体封装上封装包括下部封装、叠置在所述下部封装上的上部封装、结合至所述下部封装的上部和所述上部封装的下部中的任何一者的插头线以及结合至所述下部封装的上部和所述上部封装的下部中的任何一者的插座线。将所述插头线插入到所述插座线内，从而使所述上部和下部封装电连接。
文档编号H01L25/00GK101207116SQ20071019622
公开日2008年6月25日 申请日期2007年11月30日 优先权日2006年12月22日
发明者卢权营, 张景来 申请人:三星电子株式会社