半导体装置的制造方法、基板处理装置及基板处理方法

专利名称：半导体装置的制造方法、基板处理装置及基板处理方法
技术领域：
本发明涉及可靠性高的半导体装置及其制造方法。
技术背景为了提高大规模集成电路(LSI)的性能，必须进一步提高信号处 理的速度。信号处理的速度提高可通过对电路进行细微处理，减小布 线的信号延迟而实现。近年，细微处理进展，LSI的设计标准达到O.l 微米，在这样的LSI的场合，布线延迟的降低是特别重要的。为了减小上述的布线延迟，布线电阻的减小是有效的措施。为了 减小布线电阻，代替在过去一般使用的铝，而可采用电迁移耐性优良、 低电阻的铜。在采用铜布线的场合，由于难于进行过去的蚀刻工艺的 加工，故作为不对铜进行蚀刻，实现多层布线的方法，采用所谓的双 镶嵌法。下面参照图7 (a) (d)，对采用双镶嵌法制造具有多个布线层 的半导体装置201的工序进行描述。首先，在埋入有布线层202的， 由氧化硅等形成的第一绝缘层203上，形成由氮化硅等形成的罩层 204。布线层202由通过铜形成的导体层205，与屏障层206构成，该 屏障层206包围导体层205，由氮化钽等形成。接着，在罩层204上， 形成由氧化硅等构成的第二绝缘层207。此外，在第二绝缘层207上， 形成由氮化硅等构成的阻挡膜208，在其上，叠置由氧化硅等形成的第 三绝缘层209。由此，获得图7 (a)所示的那样的结果物。接着，象图7 (b)所示的那样，在第三绝缘层209上，形成抗蚀 图案210，通过蚀刻，形成以导体层205为底的孔211。此时，蚀刻在
第二和第三绝缘膜207、 209、阻挡膜208、与罩层204均受到蚀刻的 条件下进行。在蚀刻处理后，通过灰化处理等方式，将抗蚀图案210 去除。然后，象图7 (c)所示的那样，在第三绝缘膜209上，形成抗蚀 图案212，通过蚀刻，在第三绝缘膜209上，形成与孔211重合，并且 以阻挡膜208为底的布线槽213。由此，形成布线槽213和将布线槽 213和布线层202连接的连接孔214。在这里，蚀刻在对第三绝缘膜蚀 亥ij，但是不对阻挡膜208蚀刻的条件下进行。由此，在阻挡膜208处， 蚀刻处理受到阻止。在蚀刻处理后，通过灰化处理等的方式，去除抗 蚀图案212。之后，通过CVD等方式，在布线槽213和连接孔214的内壁，形 成由氮化钽等形成的屏障层215。另外，通过电镀法，埋入于布线槽 213和连接孔214的内部，然后，通过CMP，去除多余的铜。通过以 上的工序，形成图7 (d)所示的那样的，填塞层216与导体层217， 该导体层217通过填塞层216，与导体层205连接。在通过上述双镶嵌法形成的半导体装置201中，设置屏障层215， 以便防止作为布线材料的铜的扩散。由于铜的扩散性高，容易使半导 体的特性变差，故屏障层215对于由铜形成的布线层的形成是不可缺 少的。特别是，近年来，由于因介电常数低，特别适合的多孔膜的内 部具有多个孔，故铜原子容易侵入(扩散)。屏障层215 —般由氮化钛、氮化钽等的金属材料形成，其为单独 层、或按照叠置方式构成，通过CVD等方式形成。但是，如果伴随尺 寸细微化的进展，对图7 (c)所示的那样的连接孔214的尺寸进行进 一步的细微化处理，则难于在连接孔214的整个内壁上，形成可靠性 较高的屏障层215。艮P，比如，如果连接孔214非常微小，则以物理方式妨碍屏障层 215的前驱体分子(有机金属等)朝向连接孔214的下方的侵入，连接 孔214的下方的形成膜的速度慢于上方。由此，在连接孔214的下方， 不形成足够的厚度的屏障层215，屏障性降低。另外，如果屏障层215 的厚度不均匀，则在后续的铜的埋入的工序中，容易产生空隙。此时，在层间绝缘膜207、 209采用多孔绝缘膜的场合，在通过CVD方式形成屏障层215时，前驱体分子侵入绝缘膜内的空孔内。它 们是在蚀刻时，与蚀刻气体发生反应等的，绝缘膜性能变差的原因。另外，伴随尺寸的微小化，屏障层215本身的厚度也减小，相对 于布线槽213和连接孔214的表面的贴合性降低。由此，屏障层215 容易发生剥离，或屏障层215，进而半导体装置201的可靠性降低。象 这样，难于在高度微小的(高宽比较高)槽，或孔的内壁，形成可靠 性较高的屏障层。另一方面，象上述那样，在双镶嵌法的场合，采用蚀刻的阻挡膜 208。象图7 (d)所示的那样，阻挡膜208形成布线槽213的底部。伴 随该尺寸的微小化的进行，同样对于阻挡膜208，还要求薄膜化。于是， 与上述屏障层215相同，在采用通过CVD等的方式形成的较薄的阻挡 膜208的场合，与第二绝缘膜207的贴合性降低，容易产生剥离性。 在阻挡膜208剥离等的场合，叠置于其上的屏障层215不均匀，可靠 性较低。象这样，现有的通过PVD或CVD方式形成的屏障层和阻挡膜难 于以较高的可靠性形成于细微的布线槽和连接孔的内壁上，具有因布 线材料的扩散等因素，半导体装置的可靠性降低的危险。发明内容针对上述情况，本发明的目的在于提供可靠性较高的半导体装置 及其制造方法。另外，本发明的目的在于提供一种具有可靠性较高的屏障层的半 导体装置及其制造方法。此外，本发明的目的在于提供一种具有可靠性较高的阻挡层的半 导体装置及其制造方法。为了实现上述目的，本发明的第一方面的半导体装置的制造方法 的特征在于其包括下述工序形成绝缘层的工序，在该绝缘层的一面侧具有槽，并且具有从上 述槽的底部贯穿到另一面侧的孔，该绝缘层以硅为主成分而构成；屏障层形成工序，即，将上述槽和上述孔的内壁的表面曝露于具 有氮的气体的等离子体中，在上述槽和上述孔的内壁的表面区域，形
成由硅氮化膜形成的屏障层；和
在上述槽和上述孔的内侧，经上述屏障层，埋入由导体材料形成 的布线层。
在上述方案中，在埋入有布线材料(特别是铜)的布线槽和连接 孔的内壁上，形成由硅氮化膜构成的屏障层。构成屏障层的硅氮化膜 通过下述方式形成，该方式为利用氮气的等离子体，改善由硅类膜
构成的绝缘层的表面区域。象这样，可通过直接改善绝缘层的表面的 质量，在微小的高宽比较高的槽和孔的内壁上，以较高的可靠性形成 较薄的屏障层。由此，可提供布线材料的扩散等降低且可靠性较高的 半导体装置。
在上述方案中，优选，上述屏障层形成工序包括下述工序将上 述槽和上述孔的内壁的表面曝露于具有氮的气体的等离子体中，对上 述槽和上述孔的表面区域进行氮化处理。象这样，可通过绝缘膜的直 接氮化处理，形成屏障层，可形成剥离等少的较薄的屏障层。
在上述方案中，优选，具有氮的气体的等离子体按照从具有多个 槽的平面天线对具有氮的气体照射微波的方式而形成。由此，可在减 小对其它的膜表面的损害的同时，形成较薄的屏障层。
在上述方案中，上述绝缘层也可由多孔的电介质膜形成。即使在 屏障层的形成不采用有机金属等的金属前驱体，而在绝缘层采用多孔 膜的情况下，金属前驱体等不侵入绝缘层中的空孔。由此，获得防止 空孔中的金属前驱体与蚀刻气体之间的反应等造成的绝缘层的性能变 差，可靠性较高的半导体装置。
为了实现目的，本发明的第二方面的半导体装置的制造方法的特 征在于，该方法包括下述工序
形成以硅为主成分而构成的第一绝缘层的工序；
将上述第一绝缘层的表面曝露于具有氮的气体的等离子体中，在 上述第一绝缘层的表面区域，形成由硅氮化膜形成的阻挡膜的工序； 在上述阻挡膜上，形成第二绝缘层的工序；
形成穿过上述第一绝缘层和上述第二绝缘层的通孔的工序；和 将上述阻挡膜作为蚀刻的阻挡部，在上述第二绝缘层中，形成与 上述通孔重合的孔或槽的工序。
按照该方案，通过等离子体，借助改善表面质量，形成由硅氮化 膜形成的阻挡膜。己形成的阻挡膜为表面损伤少、质量高的膜。由此， 可以较高的可靠性形成构成布线槽的底部的阻挡膜。
在上述方案中，优选，上述阻挡膜形成工序包括下述工序，艮P， 通过将上述第一绝缘层的表面曝露于具有氮的气体的等离子体中，对 上述第一绝缘层的表面区域进行氮化处理的工序。象这样，通过绝缘 膜的直接氮化处理形成阻挡膜，可在抑制表面损伤的同时，形成剥离 等少的较薄的阻挡膜。
在上述结构中，上述第一和第二绝缘层也可由多孔的电介质膜构成。
在上述方案中，上述导体材料也可采用以铜为主成分的材料。艮P， 硅氮化膜具有相对铜的屏障性，有效地用作屏障部。
在上述方案中，上述气体也可采用具有氢的气体。由此，在形成 硅氮化膜的同时，可使氢与位于绝缘层的表面区域的硅的悬空键键合， 使膜稳定。
在上述方案中，优选，上述屏障层在室温 600'C的温度下形成。 象这样，可在低温下进行处理，可防止杂质的扩散等，可防止器件的 特性变差。
在上述方案中，上述屏障层的厚度可在lnm 20nm的范围内形成。 另外，上述阻挡膜的厚度可在lnm 20nm的范围内形成。
为了实现上述目的，本发明的第三方面的半导体装置的特征在于 该半导体装置包括
绝缘层，在该绝缘层的一面侧具有槽，并且具有从上述槽的底部 贯穿到另一面侧的孔，该绝缘层以硅为主成分而构成；
布线层，该布线层埋入到上述槽和上述孔中，由导体材料形成；
禾口
屏障层，该屏障层设置于上述绝缘层和布线层的界面，防止上述 导体材料扩散到上述绝缘层，该屏障层由硅氮化膜构成。
按照上述方案，通过采用作为屏障层的硅氮化膜，象形成金属类 的屏障膜的场合那样，在屏障膜形成时，实质上不发生金属前驱体侵 入到绝缘膜内部的孔内等情况。于是，避免蚀刻等处理的工序中的绝
缘层破坏，性能变差，获得可靠性较高的半导体装置。
为了实现上述目的，本发明的第四方面的半导体装置的特征在于 其包括
绝缘层，在该绝缘层的一面侧具有槽，并且具有从上述槽的底部 贯穿到另一面侧的孔，该绝缘层以硅为主成分；
布线层，该布线层埋入于上述槽和上述孔中，由导体材料形成； 屏障层，该屏障层设置于上述绝缘层和布线层的界面，防止上述 导体材料扩散到上述绝缘层，
上述屏障层通过下述方式形成，该方式为将上述绝缘层的表面 曝露于等离子体中，该等离子体是从具有多个槽的平面天线对具有氮 的气体照射微波而形成的，在上述绝缘膜的表面区域，形成硅氮化膜。 在上述结构中，在埋入有布线材料(特别是铜)的布线槽和连接 孔的内壁上，形成有由硅氮化膜构成的屏障层。构成屏障层的硅氮化 膜采用径向线槽天线(RLSA)，通过微波等离子体而形成于由硅类膜 构成的绝缘层的表面区域。象这样，可通过采用RLSA等离子体，以 较高的可靠性，在微小的、高宽比较高的槽和孔的内壁上，形成较薄 的屏障层。由此，可提供布线材料的扩散等减小的、可靠性较高的半 导体装置。
为了实现上述目的，本发明的第五方面的半导体装置的特征在于 该半导体装置包括
第一绝缘层，该第一绝缘层具有通孔，该第一绝缘层以硅为主成
分；
阻挡膜，该阻挡膜设置于上述第一绝缘层上，具有与上述通孔重 合的开口；
第二绝缘层，该第二绝缘层设置于上述阻挡膜上，具有与上述开 口重合且直径大于上述开口的孔或槽，
上述阻挡膜通过下述方式形成，该方式为将上述第一绝缘层的 一个面曝露于等离子体中，该等离子体是从具有多个槽的平面天线， 对具有氮的气体照射微波而形成的，在上述第一绝缘层的表面区域， 形成硅氮化膜。
按照该方案，通过RLSA等离子体，形成由氮化硅膜形成的阻挡
膜。通过RLSA等离子体形成的阻挡膜为表面损伤少的、质量高的膜。 由此，可以较高的可靠性，形成构成布线槽的底部的阻挡膜。


图1为表示本发明的实施方式的半导体装置的组成的图。 图2为表示本发明的实施方式的等离子体处理装置的构成的图。 图3为表示本发明的实施方式的半导体装置的RLSA的构成的图。 图4为表示本发明的实施方式的半导体装置的制造工序的图。 图5为表示本发明的实施方式的半导体装置的制造工序的图。 图6为表示本发明的实施方式的半导体装置的制造工序的图。 图7为表示双镶嵌法的工序的图。
具体实施例方式
下面参照附图，对本发明的半导体装置进行描述。本实施方式的 半导体装置为包括设置于半导体基板上的晶体管、存储器等的元件， 与和其连接的多层布线层的半导体装置。
图1为表示本实施方式的半导体装置11的最顶层的多层布线的部 分截面图。象图1所示的那样，半导体装置11包括第一绝缘层12、第 二绝缘层13、第三绝缘层14与钝化膜15。
第一绝缘层12由低介电常数氧化硅(Si02)膜形成，该膜具有规 定的多孔度。第一绝缘层12包括第一槽16，在第一槽16中，埋入有 由铜形成的第一布线层17。另外，在第一绝缘层12的表面上，设置有 由氮化硅(SiN)形成的膜18。
第二绝缘层13设置于第一绝缘层12上。第二绝缘层13由形成多 孔的、低介电常数的氧化硅形成。第二绝缘层13是在与第一绝缘层12 的接触面和其相反侧的表面上，设置有由SiN形成的第一和第二阻挡 膜19、 20。第一和第二阻挡膜19、 20的厚度设定在比如10 30nm的 范围内。
在第一槽16的上方的第二绝缘层13，按照穿过第二绝缘层13的 方式设置有连接孔21。在该连接孔21中，埋入有由铜形成的填塞层 22。
第三绝缘层14设置于第二绝缘层13上。第三绝缘层14由多孔化 的低介电常数氧化硅形成。在连接孔21上的第三绝缘层14上，按照 穿过第三绝缘层14的方式设置有第二槽23。在第二槽23中，埋入有 由铜形成的第二布线层24。
象这样，通过第一布线层17、填塞层22、第二布线层24，形成多 层布线层。另外，在第一槽16、连接孔21和第二槽23的内壁上，形 成屏障层25。该屏障层25由SiN构成，比如，其厚度在5 10nm的 范围内。设置该屏障层25，以便防止作为布线材料的铜的扩散。
在这里，由SiN形成的第一和第二阻挡膜19、 20与屏障膜25由 采用后面将要描述的RLSA型等离子体处理装置的硅氧化膜的直接氮 化处理而形成。
在第三绝缘层14的表面上，设置有SiN膜26。另外，在第三绝缘 层14上，通过SiN膜27，叠置有钝化膜15。该钝化膜15由氧化硅、 FSG等构成，用作半导体装置11的保护膜。另外，将钝化层15和第 三绝缘层14隔开的SiN层27防止作为布线材料的铜的扩散。
下面参照附图，对上述半导体装置11中的用于形成屏障层25的 等离子体处理装置进行描述。用于形成屏障层25的等离子体处理装置 是RLSA (Radial Line Slot Antenna:径向线槽天线)型的等离子体处 理装置。等离子体处理装置，采用微波能量，产生处理气体的等离子 体，通过该等离子体，改善被处理体(硅类材料)的表面的质量。
图2表示等离子体处理装置100的截面结构。象图2所示的那样， 该等离子体处理装置100包括基本呈圆筒形的室101 。该室101由铝等 构成。
在室101的内部的中间，设置有作为被处理体的半导体晶片(在 下面称为"晶片W")的放置台102。在该放置台102的内部，设置 有图中未示出的温度调节部，通过该温度调节部，将晶片W加热到规 定温度，比如，室温 600'C。
在室101的底部，连接有排气管103的一端，该排气管103的另 一端与真空泵等的排气装置104连接。通过排气装置104等，将室101 的内部的压力设定在规定压力，比如，《0Pa 0.13kPa(30mTorr lTorr) 的范围内。
在室101的侧部上方，设置有气体供给管105。该气体供给管105 与氮(N2)气源106，氢(H2)气源107和氩(Ar)气源108连接。 气体供给管105沿室101的侧壁的周向，均匀地设置于比如16个部位。 通过象这样设置，从气体供给管105供给的气体均匀地供给到放置台 102上的晶片W的上方。在室101的上部，设置有开口 109。在该开口 109的内侧，设置有 窗IIO。该窗110由透过性材料，比如，石英、Si02类的玻璃、Si3N4、 NaCl、 KC1、 LiF、 CaF2、 BaF2、 A1203、 A1N、 MgO等的无机物,或聚 乙烯、聚酯、聚碳酸酯、纤维素乙酸酯、聚丙烯、聚氯乙烯、聚氯亚 乙烯、聚苯乙烯、聚酰胺、聚酰亚胺等的有机物的薄膜、层构成。在窗IIO上，设置有比如，径向线槽天线(在下面称为"RLSA") 111。在该RLSA111上，设置有与高频电源部112连接的波导通路113。 该波导通路113由下述部分构成扁平的圆形波导管114，该圆形波导 管114的下端与RLSA111连接；圆筒型波导管115，该圆筒型波导管 115的一端与圆形波导管114的上面连接；同轴波导变换器116，该同 轴波导变换器116与圆筒型波导管115的上面连接;和矩形波导管117， 该矩形波导管117的一端呈直角地与同轴波导变换器116的侧面连接， 另一端与高频电源部112连接。RLSA111和波导通路113由铜板构成。 在圆形波导管114的内部，设置有同轴波导管118。该同轴波导管 118由利用导电性材料形成的轴部件形成，其一端与RLSA1U的上面 的基本中间部连接，其另一端呈同轴状与圆形波导管114的上面连接。 图3表示RLSA111的平面图。象图3所示的那样，在RLSAlll 的表面，具有设置于同心圆上的多个槽llla、 llla、…。各槽llla为 基本呈矩形的贯通的槽，邻接的槽llla之间相互垂直，按照大致形成 T字形的方式设置。槽llla的长度或排列间距对应于由高频电源部112 产生的高频的波长而确定。高频电源部112的功率比如，在500W 5kW的范围内，产生比 如，2.45GHz的微波。从高频电源部112产生的微波按照矩形模式在 矩形波导管117的内部传送。另外，微波通过同轴波导变换器116，从 矩形模式转换为圆形模式，按照圆形模式传送给圆筒型波导管115。微 波还通过圆形波导管114，按照放大的状态传送，通过RLSA111的槽
llla辐射。己辐射的微波透过窗110，送入室IOI。室101的内部处于规定的真空压力，Ar、N2和H2的混合气体比如， 按照Ar/N2/H2 = 10: 1: 1的比例，从气体供给管105供给到室101的 内部。通过在窗110中实现透过的微波，将高频能量传递给室101内 的混合气体，产生高频等离子体。此时，由于从RLSAlll中的多个槽 llla，辐射微波，故产生高密度的等离子体。通过已产生的高密度等离子体，进行晶片W表面的直接氮化处理。 即，已产生的等离子体中的氮(N)自由基(radical)对形成于晶片W 上的硅氧化膜(SiCb膜)的表面作用，切断Si与O之间的键，置换O。 象这样，按照数nm的程度改善硅氧化膜的表面的质量，形成SiN。此 时，晶片W的温度在室温 60(TC的范围内，室101内的压力在4.0Pa 0.13kPa的范围内。此时，混合气体中的Ar用作稀有气体，使反应的控制性良好。另 夕卜，从H2产生的H自由基(radical)与Si的悬空键键合，使通过改善 质量而形成的SiN膜稳定，提高膜的质量。下面参照附图，对上述的半导体装置ll的制造方法进行描述。在 本实施方式中，釆用双镶嵌法，制造具有屏障层25的半导体装置11。 图4 (a) (d)，图5 (e) (g)和图6 (h)表示半导体装置11 的布线层的形成工序。首先，配备第一绝缘层12，该第一绝缘层12具有第一槽16，在 该第一槽16中埋入有由铜形成的第一布线层17。该第一绝缘层12由 氧化硅形成，设置于半导体基板上。另外，在第一槽16的周围，设置 有由SiN形成的屏障层25，另外，在第一绝缘层12的表面上，形成有 由SiN形成的绝缘膜。该第一槽16、屏障层25a等通过后面将要描述 的双镶嵌法形成。接着，象图4 (a)所示的那样，在第一绝缘层12上，通过CVD 法等，形成由SiN形成的第一阻挡膜19。另外，还在第一阻挡膜19 上，通过CVD法等，形成由氧化硅形成的第二绝缘层13。在这里，第 二绝缘层13的厚度按照形成连接孔21的高度的方式设定。然后，象图4 (b)所示的那样，采用RLSA型等离子体处理装置 100，进行氮化处理，在第二绝缘层13的表面上形成由SiN形成的第15
二阻挡膜20。另外，象图4 (c)所示的那样，在第二阻挡膜20上， 形成由氧化硅形成的第三绝缘层14。在这里，第三绝缘层14的厚度按 照与第二槽23的高度相同的方式设定。之后，象图4 (d)所示的那样，在第三绝缘层14上，形成抗蚀图 案30，在按照基本相同的速度蚀刻的条件下，对第一和第二阻挡膜19、 20与第三绝缘层14进行各向异性蚀刻处理。上述蚀刻比如，可采用 CF4与02的混合气体而进行。通过采用抗蚀图案30的蚀刻处理，形成 构成连接孔21的孔31。在通过灰化处理等方式，将抗蚀图案30去除后，象图5 (e)所示 的那样，在第三绝缘层14上形成抗蚀图案32，对第三绝缘层14进行 蚀刻处理，但是在第二阻挡膜20未进行蚀刻的条件下，进行各向异性 蚀刻处理。上述蚀刻可通过采用比如C4Fg与CO的混合气体而进行。 通过采用抗蚀图案32的蚀刻处理，形成第二槽23。在通过灰化处理等方式，将抗蚀图案32去除后，象图5 (f)所示 的那样，进行包括连接孔21和第二槽23的侧壁的整个表面的氮化处 理。氮化处理采用上述的RLSA型等离子体处理装置IOO而进行，在 硅氧化膜的整个表面上，形成薄的SiN膜33。形成于连接孔21和第二 槽23上的SiN膜33构成布线材料的屏障层25b和SiN层26。接着，通过PVD等，较薄地形成由铜形成的晶种层，然后，进行 镀铜处理。通过该镀敷处理，利用铜，将连接孔21和第二槽23的内 部完全地埋住，接着，通过CMP (Chemical Mechanical Polishing:化 学机械抛光)，将上面的不需要的金属膜去除。由此，图5 (g)所示 的那样的，第一布线层17和第二布线层24形成通过填塞层22连接的 2层布线。通过对上述一系列的工序反复进行规定次数，可形成2层以上的 多层布线层。最后，在半导体装置11的表面上，通过CVD等方式，形成防止 铜的扩散的SiN膜27。接着，象图6 (h)所示的那样，在SiN膜上， 通过CVD等方式，形成由Si02， FSG等形成的钝化膜15。另外，也 可在钝化膜15上，形成SiN膜等的保护膜。象这样，在多个布线层上 形成保护层，半导体装置11的制造结束。
象上面描述的那样，在上述实施方式的半导体装置11中，抑制布线材料的扩散的屏障层25采用RLSA型等离子体处理装置100，通过 绝缘层的直接氮化处理而形成。由此，在微小的布线槽16、 23和连接 孔21的侧壁上，形成较薄的难于剥离的屏障层25。另外，由于屏障层 25通过绝缘层的直接氮化处理而形成，故没有因形成的膜而造成的槽 堵塞等的情况，还在高宽比较高的槽中，在不使埋入特性变差的情况 下，形成屏障层25。另外，同样，采用RLSA型等离子体处理装置100，形成作为蚀刻 阻挡膜的第一和第二阻挡膜19、 20。由此，可在层间绝缘膜中，设置 较薄的难于剥离的阻挡膜。象这样，通过采用RLSA型等离子体处理装置100的硅类膜的直 接氮化处理，形成第一和第二阻挡膜19、 20，由此，获得可靠性较高 的半导体装置ll。此外，在RLSA型等离子体处理装置100中，在室温 60(TC的较 低的温度下，进行氮化处理。于是，所产生的等离子体中的激活种的 电子温度较低而为1.5eV左右。由此，可抑制膜的表面的损伤，并且 防止元件中的杂质的差异扩散等造成的元件特性的变差，同时，形成 屏障层25和阻挡膜19、 20。于是，获得防止元件特性的变差的可靠性 较高的半导体装置11。还有，不由氮化钽、氮化钛等的金属材料，而由SiN形成屏障层 25。由此，屏障层25形成时实质上没有金属前驱体(有机金属等)朝 向多孔硅氧化膜13、 14的渗透，避免金属前驱体与蚀刻处理时渗透到 绝缘膜内部的蚀刻残留物(氟)之间的反应。由此，防止屏障层25的 破坏、低介电常数膜的性能变差，获得半导体装置11的更高的可靠性。 本发明不限于上述实施方式，可实现各种变形、应用。下面对可 用于本发明的上述实施方式的变形形式进行描述。在上述实施方式中，RLSA111和波导通路113由铜板构成。在这 里，构成RLSAlll和波导通路113的材料为了抑制微波的传送损失， 故可适合采用导电率较高的A1、 Cu、镀有Ag/Cu的不锈钢等。再有，用于本发明的环状波导通路113的导入口的朝向只要可有 效地将微波送入环状波导通路113内的微波传送空间，则也可为可按 照实现H面T分支或连接导入的方式在与H面平行的情况下将微波导 入的朝向，或为按照实现E面T分支的方式与H面垂直地导入微波的 朝向。另外，微波的行进方向的槽间距适合为管内波长的1/2或1/4。在上述实施方式中，采用2.45GHz的波长的微波，产生高密度等 离子体。但是，并不限于此，微波频率可从0.8GHz 20GHz的范围适 当地选择。在上述实施方式中，构成布线的材料采用铜。但是，并不限于铜， 可采用铝等的金属或其合金。另外，特别是，填塞部也可采用鸨等的 高熔点金属。在上述实施方式中，第一，第二和第三绝缘层12、 13、 14由具有 规定的多孔度的、低介电常数的硅膜形成。但是，并不限于此，本发 明在为以硅为主成分的、特别是具有低介电常数的膜的场合，也可用 于以下的绝缘膜。比如，本发明可用FSG(Fuluorinated Silicate Glass)、 SiC类膜、SiCN类膜、SiOCH类膜等的硅类膜。在上述实施方式中，硅氧化膜的直接氮化处理采用由N2、 H2、 Ar 形成的混合气体。但是，氮化处理也可采用其它的气体。比如，代替 N2，而采用NH3、 N20、 NO、 N02等的含氮气体，另外也可代替Ar， 而采用Ne、 Xe、 Kr等的其它的稀有气体。但是，优选，激活的Ar具 有的能量为可一边防止膜表面的损害， 一边可激活硅(Si)的能量。另外，上述混合气体的混合比也不限于上述的Ar/N2/H2=10 : 1 : 1的比例，比如，也可使N2、 H2的比分别在0.05 5的范围内变化。 另外，同样就晶片温度、反应压力等的反应条件来说，不限于上述实 例，如果可形成高质量的SiN膜，也可为下述的条件。在上述半导体装置11中，第一和第二阻挡膜19、 20也可不通过 RLSA型等离子体处理装置100，而通过CVD、 PVD等方式形成。在 此场合，阻挡膜19、 20也可由SiN以外的SiC、 SiCN等形成。但是， 显然，从生产性的方面来说，优选，屏障膜25和第一与第二阻挡膜19、 20由RLSA型等离子体处理装置100形成。用于本发明的RLSA型等离子体处理装置100也可与CVD装置、 蚀刻装置、晶种层形成用的溅射装置等相组合用作所谓的组合式装置。如上所述，根据本发明，则提供可靠性较高的半导体装置及其制
造方法。产业上的应用可能性本发明用于半导体装置等的电子器件的制造。本发明根据于2001年8月29日申请的申请号为JP特愿 2001—260181号申请，包括说明书、权利要求的范围、附图和摘要。 上述申请的公开内容在本说明书中以整体作为参照而包括在内。
权利要求
1.一种半导体装置的制造方法，其特征在于，该方法包括下述工序形成绝缘层的工序，在该绝缘层的一面侧具有槽，并且具有从所述槽的底部贯穿到另一面侧的孔，该绝缘层以硅为主成分而构成；屏障层形成工序，即，将所述槽和所述孔的内壁的表面曝露于含有氮的气体的等离子体中，在所述槽和所述孔的内壁的表面区域，形成由硅氮化膜形成的屏障层；和将由导体材料形成的布线层经所述屏障层埋入所述槽和所述孔的内侧的工序，所述含有氮的气体的等离子体，使用天线在含有氮的气体和氩气的混合气体中形成，利用所述氩气的混合比调整所述含有氮的气体的等离子体能量。
2. 根据权利要求1所述的半导体装置的制造方法，其特征在于，所述屏障层形成工序包括通过将所述槽和所述孔的内壁的表面曝露于含 有氮的气体的等离子体中，从而对所述槽和所述孔的表面区域进行氮 化处理的工序。
3. —种半导体装置的制造方法，其特征在于，该方法包括下述工序 形成以硅为主成分而构成的第一绝缘层的工序；将所述第一绝缘层的表面曝露于含有氮的气体的等离子体中，在 所述第一绝缘层的表面区域，形成由硅氮化膜构成的阻挡膜的工序； 在所述阻挡膜上，形成第二绝缘层的工序；形成穿过所述第一绝缘层和所述第二绝缘层的通孔的工序；和将所述阻挡膜作为蚀刻的阻挡部，在所述第二绝缘层中，形成与 所述通孔重合的孔或槽的工序，所述含有氮的气体的等离子体，使用天线在含有氮的气体和氩气 的混合气体中形成，利用所述氩气的混合比调整所述含有氮的气体的等离子体能量。
4. 根据权利要求1或3所述的半导体装置的制造方法，其特征在于，包括通过将所述第一绝缘层的表面曝露于所述含有氮的气体的 等离子体中，而对所述第一绝缘层的表面区域进行氮化处理的工序。
5. 根据权利要求1或3所述的半导体装置的制造方法，其特征在于， 所述绝缘层由多孔的电介质膜构成。
6. 根据权利要求1或3所述的半导体装置的制造方法，其特征在于， 所述导体材料采用以铜为主成分的材料。
7. 根据权利要求1或3所述的半导体装置的制造方法，其特征在于， 所述含有氮的气体的等离子体，按照从具有多个槽的平面天线向含有氮的气体和氩气以及氢气的混合气体照射微波的方式而形成，利 用从所述氢气生成的氢自由基使所述硅氮化膜的悬空键减少。。
8. 根据权利要求1所述的半导体装置的制造方法，其特征在于， 以lnm 20nm的厚度形成所述屏障层。
9. 根据权利要求3所述的半导体装置的制造方法，其特征在于， 以lnm 20nm的厚度形成所述阻挡膜。
10. —种基板处理方法，其特征在于，包括准备基板的工序，该基板具有绝缘层，在该绝缘层的一面侧具 有槽，并且具有从所述槽的底部贯穿到另一面侧的孔，该绝缘层以硅 为主成分而构成，以及布线层，该布线层埋入到所述槽和所述孔中， 由导体材料构成；和具有屏障层，该屏障层设置于所述绝缘层和所述布线层的界面， 防止所述导体材料扩散到所述绝缘层、在所述基板上，使用天线生成含氮气体的等离子体，将所述绝缘 层的表面曝露于该等离子体中，在所述绝缘层的表面区域，形成氮化 膜的工序， 所述含氮气体的等离子体由含氮气体和氩气的混合气体形成， 利用所述氩气的混合比调整所述含有氮的气体的等离子体能量。
11. 一种基板处理装置，其特征在于，包括第一绝缘层，在所述基板上具有通孔，且以硅为主成分而构成； 氮化膜，设置于所述第一绝缘层上，具有与所述通孔重合的开口;和第二绝缘层，设置于所述氮化膜上，具有与所述开口重合且其直 径大于所述开口的孔或槽，在所述基板上具有绝缘膜，使用天线将该绝缘膜表面曝露于含氮 气体的等离子体，形成氮化膜，所述含氮气体的等离子体由含氮气体和氩气的混合气体形成，利用所述氩气的混合比调整所述含有氮的气体的等离子体能量。
12. 如权利要求11记载的基板处理装置，其特征在于， 所述氮化膜通过下述方式形成，该方式为将所述第一绝缘层的一个面曝露于通过从具有多个槽的平面天线对含有氮的气体照射微波 而生成的等离子体，在所述第一绝缘层的表面区域，形成硅氮化膜。
13. 如权利要求ll记载的基板处理装置，其特征在于， 使所述绝缘膜曝露于所述含氮的等离子体的压力是在4.0Pa 0.13Pa下进行的。
14. 一种基板处理装置，其特征在于，包括 处理基板的腔室； 载置并加热所述基板的载置台； 向所述腔室供给含氮气体的气体供给部； 在所述腔室的上部生成等离子体的天线；和 排出所述腔室内气体的排气装置；在所述基板上使用所述天线生成所述含氮气体的等离子体，利用 该等离子体氮化所述基板而形成氮化膜， 所述含氮气体的等离子体利用所述含氮气体和氩气的混合气体生成，利用所述氩气的混合比调整所述含氮的气体的等离子体能量。
15.如权利要求14记载的基板处理装置，其特征在于， 所述天线是径向线槽天线。
全文摘要
本发明提供一种半导体装置的制造方法，其特征在于，该方法包括下述工序形成绝缘层的工序，在该绝缘层的一面侧具有槽，并且具有从所述槽的底部贯穿到另一面侧的孔，该绝缘层以硅为主成分而构成；屏障层形成工序，即，将所述槽和所述孔的内壁的表面曝露于含有氮的气体的等离子体中，在所述槽和所述孔的内壁的表面区域，形成由硅氮化膜形成的屏障层；和将由导体材料形成的布线层经所述屏障层埋入所述槽和所述孔的内侧的工序，所述含有氮的气体的等离子体，使用天线在含有氮的气体和氩气的混合气体中形成，利用所述氩气的混合比调整所述含有氮的气体的等离子体能量。
文档编号H01L21/314GK101165876SQ200710196168
公开日2008年4月23日 申请日期2002年8月29日 优先权日2001年8月29日
发明者尾﨑成则, 村川惠美, 松下实 申请人:东京毅力科创株式会社