封装基板及其半导体封装的制作方法
【技术领域】
[0001]本发明涉及半导体封装技术领域，尤其涉及一种具有块状介层插塞的封装基板及其半导体封装，该封装基板具有较佳的散热能力，能有效的对操作中的集成电路芯片或芯片封装进行散热。
【背景技术】
[0002]近年来，移动通讯市场持续推动先进半导体封装产业的发展。这主要是由于制造商尽可能的满足终端用户对手机功能、性能和小型化的需求所得的结果。
[0003]从最初的芯片尺寸封装(Chip Scale Packaging，CSP)的采用，及紧随其后的对于多芯片封装和封装上封装(Package-on-Package，PoP)结构在制造上的需求，可窥见移动通讯市场的影响。这种趋势在智能手机方面最为显著，其中，越来越多的应用组件、基频及多媒体处理器采用倒装芯片封装，以满足尺寸、性能，以及在某些情况下，对成本的要求。
[0004]采用倒装芯片封装的封装上封装(PoP)结构虽可以有效地解决信号完整性(signal integrity)和电源完整性(power integrity)。然而，较大的功耗所造成的散热问题已经成为本技术领域的一个主要挑战。正如本领域已知的，集成电路(IC)操作时，IC芯片会产生热，从而加热包含该IC芯片的整个电子封装构件。由于IC芯片的性能会随着其温度的增加而衰退，且高的热应力会降低电子封装构件的结构完整性，故必须使该热量散失。
[0005]通常，倒装芯片芯片尺寸封装(Flip Chip CSP，FCCSP)利用金属盖进行散热，芯片产生的热经由热传导接口从芯片传递到金属盖，再将热通过对流传递到周围环境。然而，这样的FCCSP结构需要额外的金属盖，因此较为昂贵。
【发明内容】
[0006]有鉴于此，本发明实施例提供了一种封装基板及其半导体封装，能够突破先进半导体封装的散热瓶颈，藉此提高效能。
[0007]本发明提供了一种封装基板，包含有:
[0008]核心层，具有第一面以及相对于该第一面的第二面，并且该核心层具有中央区域和围绕该中央区域的周边区域；
[0009]接地接垫群组，设置在该中央区域内的该第二面上；
[0010]第一电源接垫群组，设置在该中央区域内的该第二面上；
[0011]第一块状介层插塞，嵌入在该核心层中，并且位于该中央区域内，其中该接地接垫群组共同电连接于该第一块状介层插塞；以及
[0012]第二块状介层插塞，嵌入在该核心层中，并且位于该中央区域内，其中该第一电源接垫群组共同电连接于该第二块状介层插塞。
[0013]其中，该第一块状介层插塞及该第二块状介层插塞由整块金属所构成，且该整块金属贯穿该核心层的整个厚度。
[0014]其中，该接地接垫群组仅通过该第一块状介层插塞与该第一面相连通。
[0015]其中，该第一电源接垫群组仅通过该第二块状介层插塞与该第一面相连通。
[0016]其中，另包含:
[0017]第二电源接垫群组，设置在该中央区域内的该第二面上；以及
[0018]第三块状介层插塞，嵌入在该核心层中，并且位于该中央区域内，其中该第二电源接垫群组共同电连接于该第三块状介层插塞。
[0019]其中，该第一电源接垫群组用于输送第一电源域电源信号，该第二电源接垫群组用于输送第二电源域电源信号，该第一电源域电源信号不同于该第二电源域电源信号。
[0020]其中，该第一块状介层插塞及该第二块状介层插塞包含铜。
[0021 ] 其中，该第一块状介层插塞环绕该第二块状介层插塞。
[0022]本发明还提供了一种半导体封装，该半导体封装为球栅阵列式封装，包含有:
[0023]如上所述的封装基板；以及
[0024]芯片，组装到该封装基板的该第一面上。
[0025]其中，该芯片以其主动面朝下的方式组装到该封装基板的该第一面上，和/或，还包含:芯片封装，组装到该封装基板的该第一面上。
[0026]本发明实施例的有益效果是:
[0027]本发明实施例的封装基板及其半导体封装，利用块状介层插塞进行散热，因此具有较佳的散热性，从而能够突破先进半导体封装的散热瓶颈，并藉此提高封装结构的效能。
【附图说明】
[0028]图1为根据本发明实施例所绘示的剖面示意图，示例为封装基板。
[0029]图2为从封装基板的PCB (印刷电路板)侧俯视导电接垫及块状介层插塞的布局示意图。
[0030]图3为根据本发明另一实施例所绘示的倒装芯片芯片尺寸封装(FCCSP)的剖面示意图。
[0031]图4为依据本发明另一实施例所绘示的封装上封装(PoP)的剖面示意图。
【具体实施方式】
[0032]为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0033]以下的说明中，不同实施例中可能会有重复的附图标记和/或文字。这样的重复只是为了简化并能清楚地说明本发明，并非为了指出各种实施例和/或所讨论的各种配置之间的关系。
[0034]另外，以下的说明中，若牵涉到第一结构特征位于第二结构特征上方或上面，包括在不同实施例中，所指的是，该第一结构特征及该第二结构特征可以是彼此直接接触，或者不直接接触。
[0035]本文中所用的术语，其目的仅在于描述具体实施例，并非意在限制本发明。如本文所用，单数形式“一”、“一个”和“该”也可包括多个形式，除非上下文另外明确指出。应进一步理解，开放式术语“包括”和/或“包含”，在本说明书中使用时，特指所陈述的结构特征、整数、步骤、操作、组件和/或部件的存在，但亦不排除其它额外结构特征、整数、步骤、操作、组件、部件，和/或其组合的存在。
[0036]请参考图1，图1为根据本发明实施例所绘示的剖面示意图，示例为封装基板100。虽然在本实施例中示例的是2层布线的封装基板，但应该理解，在其它实施例中，封装基板也可以具有更多层金属布线层，例如四层或六层，但不限于此。
[0037]如图1所示，封装基板100包含:核心层200，具有第一面200a以及相对于第一面200a的第二面200b。在第一面200a上，设置有防焊层520和多个导电接垫310、320、330、340。这些导电接垫310、320、330、340提供了与集成电路芯片或裸芯片(在该图中未示出)的电连接路径。因此，第一面200a可以称为封装基板100的“芯片侧”或“裸芯片侧”。应当理解，这些导电接垫310、320、330、340皆为形成在第一面200a上阻焊层520内的线路图案层的一部分。
[0038]根据本发明实施例，导电接垫310、320、330设置在中央区域101内，导电接垫340设置在环绕中央区域101的周边区域102内。根据本发明实施例，导电接垫310可以是接地接垫，被配置用来传送接地信号(G)。根据本发明实施例，导电接垫320可以是电源接垫，被配置用来传送第一电源域(PD的电源信号。根据本发明实施例，导电接垫330可以是电源接垫，被配置用来传送第二电源域(P2)的电源信号。根据本发明实施例，导电接垫340可以是信号接垫，被配置用来传送输入/输出(I/O)信号。
[0039]在封装基板100的第二面200b上，同样地，设置有防焊层510和多个导电接垫210、220、230、240。这些导电接垫210、220、230、240提供了封装基板100与印刷电路板(PCB)或主板(在该图中未示出)的电连接路径。因此，第二面200b也可以称为封装基板100的“PCB侧”。应当理解的是，导电接垫210、220、230、240皆为形成在第二面200b上阻焊层510内的线路图案层的一部分。
[0040]根据本发明实施例，导电接垫210、220、230设置在中央区域101内，导电接垫240设置在环绕中央区域101的周边区域102内。根据本发明实施例，导电接垫210可以是接地接垫，被配置用来传送所述接地信号(G)。根据本发明实施例，导电接垫220可以是电源接垫，被配置用来传送所述第一电源域(Pl)的电源信号，例如VCC。根据本发明实施例，导电接垫230可以是电源接垫，被配置用来传送所述第二电源域(P2)的电源信号，例如VDD。根据本发明实施例，导电接垫240可以是信号接垫，被配置用来传送输入/输出(I/O)信号。
[0041]根据本发明实施例，核心层200可包括预浸材料(prepreg)或玻璃纤维环氧树脂，但并不限于此。导电接垫310?340和210?240可以包括导电材料，例如铜，并在一些情况下，还可包含表面处理层(surface finish layer)或保护层。防焊层510、520可以包括任何合适的阻焊树脂。
[0042]在周边区域102内，相应的导电接垫240、340可以是通过导孔(conductive via)或电镀通孔(plated through hole，PTH)440电连接在一起。所述导孔或电镀通孔440贯穿核心层200的整个厚度。所述导孔或电镀通孔440可以利用激光钻孔、机械钻孔或微影工艺等方式形成。
[0043]根据本发明实施例，所述多个导电接垫210在第二面200b上被配置成群组，所述多个导电接垫310在第一面200a上被配置成群组。导电接垫210这群组与导电接垫310这群组可以共同经由嵌入在核心层200内的单一块状介层插塞110电连接在一起。所述块状介层插塞110贯穿核心层200的整个厚度。
[0044]根据本发明实施