半导体封装件及其制法
【技术领域】
[0001]本发明有关一种半导体封装件的制法，尤指一种提升产能的半导体封装件及其制法。
【背景技术】
[0002]随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturizat1n)的封装需求，发展出晶圆级封装(Wafer LevelPackaging, WLP)的技术。
[0003]如图1A至图1E，其为现有晶圆级半导体封装件I的制法的剖面示意图。
[0004]如图1A所示，形成一热化离型胶层(thermal release tape) 11于一承载件10上。
[0005]接着，置放多个半导体组件12于该热化离型胶层11上，该些半导体组件12具有相对的主动面12a与非主动面12b，各该主动面12a上均具有多个电极垫120，且各该主动面12a黏着于该热化离型胶层11上。
[0006]如图1B所示，形成一封装胶体13于该热化离型胶层11上，以包覆该半导体组件12，且使该半导体组件12的非主动面12b外露于该封装胶体13。
[0007]如图1C所示，于该封装胶体13及该半导体组件12的非主动面12b上藉由一结合层170贴覆一支撑件17，再烘烤该封装胶体13以硬化该热化离型胶层11而移除该热化离型胶层11与该承载件10，使该半导体组件12的主动面12a外露。之后，固化(curing)该封装胶体13。
[0008]如图1D所示，进行线路重布层(Redistribut1n layer, RDL)制程，形成一线路重布结构14于该封装胶体13与该半导体组件12的主动面12a上，令该线路重布结构14电性连接该半导体组件12的电极垫120。
[0009]接着，形成一绝缘保护层15于该线路重布结构14上，且该绝缘保护层15外露该线路重布结构14的部分表面，以供结合如焊球的导电组件16。
[0010]如图1E所示，沿如图1D所示的切割路径S进行切单制程，以获取多个半导体封装件I (即封装单元)。
[0011]现有半导体封装件I的制法为晶圆级(wafer form)，而为降低生产成本，以整版面形式(Panel form)制作。目前制作的整版面形式的尺寸，其长与宽分别为370 mm X470mm,目标发展为600 mm X 700 mm。
[0012]然而，现有半导体封装件I的制法中，目前现有切单机台最大仅能置放100mm X240 mm，因而无法放置370 mm X470 mm或更大尺寸，所以现阶段需先以人工方式切割成适合尺寸，再放入现有切单机中，导致难以提升产量。
[0013]此外，若要直接将370 mm X470 mm或更大尺寸的版面进行切单制程，需额外特制机台，导致产品制作成本提高。
[0014]因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
【发明内容】
[0015]鉴于上述现有技术的种种缺失，本发明提供一种半导体封装件及其制法，能省去机台开发的成本。
[0016]本发明的半导体封装件，为整版面结构，其包括:一承载件，其具有多个凹槽；以及多个电子单元，其嵌设于各该凹槽中。
[0017]前述的半导体封装件中，该电子单元包含:封装材，其形成于该些凹槽中；多个电子组件，其嵌埋于各该凹槽中的封装材中，且任一该凹槽中具有多个该电子组件；以及承载体，其形成于该封装材上，以使该承载体对应位于该凹槽上。再者，该电子组件具有相对的主动面与非主动面，且该承载体覆盖于该电子组件的主动面上。
[0018]前述的半导体封装件中，该电子单元包含:承载体，具有相对的第一侧与第二侧，且该第一侧的面积大于该第二侧的面积，该承载体以其第二侧对应置放于该凹槽中；多个电子组件，其设于该承载体的第一侧上，且任一该承载体上设有多个该电子组件；以及封装材，其形成于该承载件上，以包覆该些电子组件。此外，该电子组件具有相对的主动面与非主动面，且该电子组件以其主动面结合于该第一侧上。又包括设于该封装材上的支撑件。另夕卜，该凹槽为锥状。
[0019]本发明还提供一种半导体封装件的制法，包括:提供一具有多个凹槽的承载件及多个承载体，且各该承载体上分别设有一封装体，各该封装体具有多个电子组件及包覆该些电子组件的封装材；嵌置各该封装体于各该凹槽中，且使各该承载体凸出于该承载件上；移除各该承载体，以外露各该封装体；以及沿该些凹槽进行分离制程，且移除该承载件。
[0020]前述的制法中，该电子组件具有相对的主动面与非主动面，且该电子组件以其主动面结合于该承载体上。
[0021]前述的制法中，于移除各该承载体后，使各该电子组件外露于该承载件。
[0022]前述的制法中，还包括于移除各该承载体后，形成一线路重布结构于各该封装体上，且该线路重布结构电性连接该电子组件。
[0023]前述的制法中，还包括于进行该分离制程后，进行切单制程。
[0024]本发明还提供一种半导体封装件的制法，包括:提供一具有多个凹槽的承载件及多个承载体，各该承载体具有相对的第一侧与第二侧，且该第一侧的面积大于该第二侧的面积，该第一侧上并设有多个电子组件；将各该承载体以其第二侧对应置放于各该凹槽中，使各该电子组件凸出于该承载件上；形成封装材于该承载件上，以包覆该些电子组件，以于各该承载体上形成多个封装体；移除各该承载体与该承载件；以及依各该封装体进行分离制程。
[0025]前述的制法中，该电子组件具有相对的主动面与非主动面，且该电子组件以其主动面结合于该承载体上。
[0026]前述的制法中，各该凹槽的形状对应该承载体的形状。
[0027]前述的制法中，还包括于移除各该承载体与该承载件前，设置支撑件于该封装材上。还包括于于进行分离制程后，移除该支撑件；还包括先移除该支撑件，再进行该分离制程。
[0028]前述的制法中，还包括于移除各该承载体与该承载件后，形成一线路重布结构于该封装材上，且该线路重布结构电性连接该电子组件。
[0029]前述的制法中，还包括于进行该分离制程后，进行切单制程。
[0030]由上可知，本发明的半导体封装件及其制法，藉由该承载体与凹槽的设计，以于整版面结构中分离出所需尺寸的封装区块，而于后续制程中，可进行切单、封装与组装等制程，所以藉此方法可依需求增加整版面的尺寸以提升产量，且能省去机台开发的成本。
【附图说明】
[0031]图1A至图1E为现有半导体封装件的制法的剖面示意图；
[0032]图2A至图2F为本发明的半导体封装件的制法的第一实施例的剖面示意图；其中，图2F’为图2F的下视图；以及
[0033]图3A至图3G为本发明的半导体封装件的制法的第二实施例的剖面示意图；其中，图3G’为图3G的下视图。
[0034]主要组件符号说明
[0035]I, 2，3半导体封装件
[0036]10, 20, 30承载件
[0037]11热化离型胶层
[0038]12半导体组件
[0039]12a, 22a主动面
[0040]12b, 22b非主动面
[0041]120,220电极垫
[0042]13封装胶体
[0043]14，24线路重布结构
[0044]15绝缘保护层
[0045]16,26导电组件
[0046]17，27支撑件
[0047]170, 270结合层
[0048]2’，3’封装区块
[0049]2a, 3a封装单元
[0050]200, 300凹槽
[0051]21,31承载体
[0052]210，310，310’ 黏着层
[0053]22电子组件
[0054]23封装材
[0055]240介电层
[0056]241线路层
[0057]25封装体
[0058]29，39电子单元
[0059]31a第一侧
[0060]31b第二侧
[0061]S，S’，S” 切割路径
[0062]L分割路径
[0063]A, B, C，ff, X 面积
[0064]h深度
[0065]t厚度。
【具体实施方式】
[0066]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
[0067]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限