凹槽蚀刻方法

专利名称：凹槽蚀刻方法
技术领域：
本发明的实施例一般涉及半导体基片上的装置的制备，尤其涉及用于在制 备这种装置期间的凹槽蚀刻方法。
背景技术：
大尺寸集成(ULSI)电路可能包括在诸如硅(Si)晶片的半导体晶片上形 成的超过一百万个的电子装置(例如，晶体管)，并且协作执行装置中的不同 功能。典型地，ULSI电路中使用的晶体管是互补金属氧化物半导体(CMOS) 场效应晶体管。CMOS晶体管通常具有源极区域、漏极区域，以及在源极和漏 极之间的通道区域。为了控制源极和漏极之间的传导，在通道区域之上形成包 括多硅栅极电极的栅极结构，并通过栅极绝缘体将其与通道区域分隔。
可以通过，例如，应变工程改进这种装置的性能。例如，可以给沉积材料 的原子晶格施加应力，以便改进材料其自身的或由于可能增加诸如硅的半导体 的载流子迁移率的应力沉积材料施加的压力而变形的下层或上层材料的电性 能。这种增加迁移率由此增加掺杂硅半导体的饱和电流，以便由此改进它们的 性能。在CMOS示例中，可以通过沉积具有内部压或拉应力的晶体管组分材 料将局部晶格应变引入到晶体管的通道区域中。
在某些实施例中，这是由部分地蚀刻去除在栅极结构之下的硅基片并且为 了在装置中引入应变而在其上沉积硅一锗层而实现。通常，将在栅极结构之下 的硅基片横向蚀刻到临近基片的通道区域的点，以便增强Si-Ge应变效应。然 而，当技术节点连续縮短时，例如从65nm节点到45nm节点、甚至到32 nm 节点，在用于形成这些结构的蚀刻工艺上存在更紧的限制。例如，更浅的结点 深度限制了硅基片可能的垂直蚀刻距离。同样，垂直与横向蚀刻距离的比值减 小，由此不需要地限制用于制备这些结构的可能需要更大的垂直蚀刻与横向蚀 刻的比值的传统蚀刻工艺。而且，由在基片上形成的结构的更紧密间距引起的 微载效应进一步恶化由增加蚀刻工艺的垂直蚀刻与横向蚀刻需求引起的问题。因此，需要用于凹槽蚀刻的改进蚀刻工艺。

发明内容
这里提供了用于凹槽蚀刻的方法，其利于改进横向与垂直蚀刻比值需求， 因此在保持相对浅的垂直蚀刻深度的同时能够实现更深的凹槽蚀刻。这种增强 横向蚀刻方法利于为横向与垂直蚀刻深度比值受限的或需要形成凹槽或空洞 的多种应用提供益处。在某些实施例中，凹槽蚀刻方法包括提供具有在其上形 成的结构的基片；使用第一蚀刻工艺在至少部分地位于该结构下方的基片中形 成凹槽；在基片上形成选择性钝化层；并且使用第二蚀刻工艺在基片中延伸凹 槽。 一般在基片中临近该结构但一般不在凹槽中的区域上形成选择性钝化层。 第一和第二蚀刻工艺可以是相同的或不同的工艺。
在某些实施例中，凹槽蚀刻方法包括提供具有在其上形成的定形掩模的基 片；使用第一蚀刻工艺通过该定形掩模将特征蚀刻到基片中；在该特征的侧壁 上形成保护层；去除该保护层的底部，以便暴露基片；并且使用第二蚀刻工艺 将空腔蚀刻到基片中。


出于可以详细理解本发明特征的方式，参考在附图中部分示出的实施例给 出上面概述的本发明的更加明确的描述。然而，需要指出的是，附图仅示出了 本发明的典型实施例，由于本发明可能具有其它等效实施例，因此不能认为附 图限制了本发明的范围。
图iA-m示意描述了根据本发明的某些实施例的栅极电极的制备阶段。
图2描述了根据本发明的如图1A-E所示的某些实施例的凹槽蚀刻方法。 图3A-3E示意描述了根据本发明的某些实施例的栅极电极的制备阶段。 图4描述了根据本发明的如图3A-D所示的某些实施例的凹槽蚀刻方法。 图5描述了执行本发明方法一部分所用类型的示范等离子体加工装置的 示意图。
为了便于理解，已经尽可能地使用相同参考数字表示附图中共用的相同元 素。为了易于理解，简化了附图，而且没有按比例绘制。
具体实施例方式
图1A-E描述了根据本发明某些实施例的示范栅极结构的制备阶段。图2 描述了根据本发明某些实施例的用于凹槽蚀刻的示范方法，并且下面参考图 1A-E进行描述。适于使用这里公开的技术的适当反应器包括，例如，分立等 离子体源(DPS ) ADVANTEDGETM反应器，或DPS I或DPS劍I蚀刻反 应器，这些均由加利佛尼亚圣克拉拉的应用材料公司提供。 DPS ADVANTEDGETM、 DPS I或DPS II反应器还可以用作同样由应用材 料公司提供的CENTURA⑥集成半导体基片加工系统的加工模块。下面参考图 5描述适当蚀刻反应器的示范实施例。
方法200在202处开始，其中在本发明的一个示范实施例中，可能提供具 有在其上形成的示范栅极结构100的基片102 (如图1A所示)。基片102可 能是硅基片，虽然其它类型的基片可能也是适用的。示范栅极结构100可能包 括具有在其上形成的栅极电极106的栅极绝缘体104和在栅极电极106顶上形 成的硬掩模108。通常将衬垫IIO和隔板结构112放置在栅极结构100的每一 侧上。在栅极结构IOO上还可能存在盖层114。
形成示范栅极结构100的材料可能是适于在栅极结构中使用的任何材料。 例如，栅极绝缘体104可能由二氧化铪(Hf02) 、 二氧化硅(Si02)或相似 材料制成。栅极电极106可能包括多硅或其它导电材料，诸如金属或含金属材 料。硬掩模108可能包括高温氧化物(HTO)、四乙氧基硅垸(TEOS)氧化 物、氮氧化硅(SiON)、氮化硅(SiN)或相似材料。衬垫110可能包括热氧 化物(HTO)或相似材料。隔板结构112可能包括氮化硅。盖层114可能包括 氧化硅。根据这里提供的训导，预期其它材料可能适于使用。
接下来，在204，为了在栅极结构IOO下面的基片中形成凹槽116 (如图
1B所示)，使用第一蚀刻工艺。第一蚀刻工艺是各向同性蚀刻工艺，具有如 将基片102蚀刻到垂直深度V所示的垂直蚀刻组分，以及将在栅极结构100 下面的基片102横向地蚀刻到横向深度Ll。凹槽116的替代描述可能包括测 量凹槽116的内边与栅极电极106的临近边的垂直距离，如图1B中距离Dl 所示。
第一蚀刻工艺可能是任何适当的各向同性蚀刻工艺。在用于蚀刻硅基片的 一个示范示例中，可能提供包含三氟化氮(NF3)的加工气体，可选地，至少结合氯气(C12)、氧气(02)和诸如氩气(Ar)的惰性气体中的一种。可能 使用在大约200-1000瓦之间的频率在大约13.56 MHz的源功率从加工气体形 成等离子体。为了便于在基片102上的全部方向(各向同性地)蚀刻，提供低 的偏压功率，或者可选地没有偏压功率。
在某些实施例中，可能执行第一蚀刻工艺，直到达到预期垂直蚀刻深度V。 替代地，可能执行第一蚀刻工艺，直到凹槽116获得预期横向蚀刻深度L1。 可能定时第一蚀刻工艺，以便在预期时期内执行。
接下来，在206，可能在基片102 (如图1C和1D所示)上临近栅极结构 IOO但不在栅极结构100下面(即不在凹槽116内)的区域内选择性地形成钝 化层120 (在一个实施例中是氧化层)。可能通过选择性地将基片102暴露于 钝化气体(诸如氧化层示例中的含氧气体)的等离子体，在基片102上选择性 地形成钝化层120。在某些实施例中，钝化气体可能包括诸如氧气(02)或氡 气—氧气(He-02)的氧基气体；诸如二氟甲烷(CH2F2)或其它聚合物形式 的气体的碳基气体；三氯化硼；或相似气体。还可能使用诸如一种或多种惰性 气体(诸如氩气)的辅助加工气体。为了选择性形成钝化层120，可能通过使 用如上所述的结合偏压功率的源功率，形成各向异性的等离子体(如图ic中 箭头118所示)。替代地，可能仅使用偏压功率形成等离子体。在某些实施例 中，偏压功率可能是在大约100-700瓦之间或大约200瓦的大约13.56 MHz的 信号。各向异性等离子体利于在基片102的暴露区域上但不在诸如凹槽116 的基片120受保护区域内选择性地形成钝化层120。为了形成适当厚度(诸如 几个纳米，或在大约l-10nm之间，或大约3nm)的钝化层120，可能在足 够长的时期内形成等离子体。在某些实施例中，在儿秒、或大约7秒、或足够 形成适当等离子体所需的长时间内形成等离子体。
接下来，在208，可能使用第二蚀刻工艺将凹槽116在栅极结构100下 面延伸到预期横向深度L2 (如图1E所示)。该最终横向深度L2通常取决于 将要形成的特定结构或特定应用的需求。替代地，可能将延伸凹槽116描述为 具有内边对栅极电极106的垂直距离D2 (如图1E所示)。在一个非限制性示 例中，在45 nm技术节点栅极结构中一其具有根据国际半导体技术蓝图(ITRS) 的例如大约320埃或更小的宽度，最终距离D2可能至少是大约150埃，取决 于最终需求。第二蚀刻工艺可能与上述第一蚀刻工艺相同。有利地，钝化层120保护基
片102不受额外非预期垂直蚀刻，由此基本保持在204期间基片己经蚀刻的垂 直深度V。因此，延伸凹槽116的内边有利地靠近布置在栅极绝缘体104和栅 极电极106下面的基片102的通道区域，由此能够基于在基片102顶上和凹槽 106内的应变控制层(例如，Si-Ge层或Si-C层)的形成，实现对于PMOS的 硅一锗(Si-Ge)应变效应(或对于NMOS的硅-碳化物(Si-C))的增强。另 外，钝化层的形成有利于在栅极结构100顶上形成钝化层，其允许独立控制盖 氧化物的开启、硬掩模(HM)和隔板的损耗，由此有利于拓宽用于控制硬掩 模108、隔板层112和特征依赖微载的工艺窗口。
在一步选择性钝化/横向蚀刻工艺的示例中，基于208的完成，该方法可 能结束。替代地，为了实现更大的横向凹槽深度和预期特征轮廓，可能如多步 工艺中所需的重复一个或多个204-208。在某些实施例中，为了增加横向蚀刻 (增加凹槽深度)以及为了去除钝化层，可能控制208 (第二凹槽步骤)，以 便为钝化层提供较低的选择性。替代地或结合地，在某些实施例中，为了在多 步工艺期间控制钝化层的厚度，可能增加钝化层去除步骤。
基于凹槽蚀刻方法的完成，可能去除任何残余的钝化层，诸如通过湿式清 除工艺或用于残余钝化层类型和包括基片和栅极结构或在其上形成的其它特 征的任何适当工艺。为了完成装置的制备，诸如在栅极结构示例中，基片顶上 和凹槽内及相似位置的应变控制层的外延生长，具有在其上形成的特征的基片 现在可能继续其它工艺。
虽然上述讨论涉及栅极结构的一个示范类型的制备，也可能使用这里公开 的发明方法形成包括不同材料组合的其它类型栅极结构。另外，在制备序列期 间可能使用凹槽蚀刻的集成电路中所用其它装置和结构的制备也可能从本发 明获益。例如，在一个非限制性或示范示例中，发明凹槽蚀刻方法可能用于将 闪光堆栈导向到WSix和多硅层之间的晶粒选择性。
在某些实施例中，以及如图3A-E和图4所示，可能利于制备球形凹槽式 通道阵列晶体管(S-RCAT)。图3A-E描述根据本发明某些实施例的示范 S-RCAT结构的制备阶段。图4描述根据本发明某些实施例的用于凹槽蚀刻的 一个示范方法，并且在下面参考图3A-E描述。可能适于与这里公开的训导一 起使用的适当反应器包括，例如，分立等离子体源(DPS⑥)ADVANTEDGETM反应器，或DPS劍或DPS II蚀刻反应器。下面参考图5描述适当蚀刻反应
器的示范实施例。
方法400在402开始，其中在本发明的一个示范实施例中，可能提供具有 在其上形成的定形掩模层306的基片302。基片302可能是硅基片，虽然其它 类型基片可能也适于使用。定形掩模层306 —般至少具有在其中确定的一个特 征308，并且可能是用于在如这里所述的定形基片302的任何适当掩模层，诸 如光敏抗蚀剂层(例如，阳性或阴性光致抗蚀剂)或硬掩模(例如氮化硅 (Si3N4)、氧化硅(Si02)或相似物)。在某些实施例中，可能在定形掩模 层306和基片302之间提供一个或多个介入层304。例如，在某些实施例中， 介入层304可能包括衬垫氧化层、或氧化硅(Si02)层。虽然参考如图3A-D 所示的具有确定层的确定实施例描述，预期当根据这里公开的技术制备 S-RCAT或其它结构时，在基片302上可能还存在其它层。
接下来，在404,使用第一蚀刻工艺将特征308蚀刻到基片302中，如图 3B所示。第一蚀刻工艺可能是主要将特征308垂直蚀刻到基片302中的预期 深度的任何适当蚀刻工艺。在用于蚀刻硅基片的一个示范示例中，可能提供至 少一种含卤素气体，诸如三氟化氮(NF3)、六氟化硫(SF6)、溴化氢(HBr) 或相似物。例如，在某些实施例中，可能提供达到大约IOO sccm的NF3、达 到大约50 sccm的SF6和/或达到大约400 sccm的HBr。在某些实施例中，还 可能至少提供氯气(C12)、氧气(02)或氮气(N2)中的一种。例如，在某 些实施例中，可能提供达到大约400 sccm的C12、达到大约30 sccm的02,和/ 或达到大约50 sccm的N2。
可能使用在适当频率(诸如大约13.56 MHz)的大约200- 1200瓦之间的 源功率从加工气体形成等离子体。还可能提供在适当频率(诸如大约2MHz) 的大约150-300瓦之间的偏压功率。在某些实施例中，可能将加工室内的压 力保持在大约4-70mTorr之间。可能执行第一蚀刻工艺，直到达到预期垂直 蚀刻深度，例如，通过监控蚀刻工艺或通过以预定时期执行蚀刻工艺。
接下来，在406，可能在特征308内形成防护层310 (如图3C所示)。 在某些实施例中，可能在离子增强氧化工艺中形成防护层310，诸如通过将基 片102暴露于从诸如氧气(02)的含氧气体和诸如氩气(Ar)的一种或多种 惰性气体形成的等离子体，以便在特征308内和基片302上形成氧化物层。离子增强氧化工艺利于深度渗入到特征308的侧壁内，以便形成可以抵挡后续工 艺的保护层310。
在某些实施例中，可能将在大约100-500 sccm之间的02和在大约100-300sccm之间的Ar提供到加工室内。可能将加工室的压力保持在大约4 一 20 mTorr之间。可能使用在适当频率(诸如大约13.56 MHz)的在大约500- 1500 瓦之间的源功率从加工气体形成等离子体。还可能提供在适当频率(诸如大约 2 MHz)的在大约150 - 300瓦之间的偏压功率。可能保持等离子体，直到隔 板结构310达到预期厚度，例如通过监控蚀刻工艺或通过以预定时期执行蚀刻 工艺。
保护层310通常除了侧壁还沿特征308的底部312形成(如图4C所示)。 同样地，在408，可能去除或开启保护层310的底部312，以便暴露基片302 的表面314 (如图4D所示)。可能通过用于以可以在去除布置在特征308的 侧壁上的全部材料之前去除底部312的方式蚀刻形成保护层310的材料的任何 适当工艺，开启保护层310的底部312。例如，在某些实施例中，其中保护层 310包括氧，可能从诸如四氟化碳(CF4)的含氟气体形成等离子体。还可能 提供惰性气体(诸如氩气(Ar))。在某些实施例中，可能提供在大约100-200 sccm之间的CF4和在大约100 — 200 sccm之间的Ar。
可能将加工室的压力保持在大约4-20mTorr之间。可能使用在适当频率 (诸如大约13.56 MHz)的在大约200- 1000瓦之间的源功率从加工气体形成 等离子体。还可能提供在适当频率(诸如大约2MHz)的在大约150-300瓦 之间的偏压功率。可能保持等离子体，直到完全地或大部分地去除保护层310 的底部312，例如通过监控蚀刻工艺或通过以预定时期执行蚀刻工艺。在406 使用的用于形成保护层310的离子增强氧化工艺可能利于在特征308的侧壁上 提供强固深氧化层，其可以抵挡用于去除保护层310的底部312的蚀刻工艺。
接下来，在410，可能在基片302中形成凹槽或空腔316。可能由第二蚀 刻工艺形成空腔316。第二蚀刻工艺可能是将空腔316蚀刻到基片302中的预 期尺寸的任何适当的各向同性蚀刻工艺。在用于蚀刻硅基片的一个示范示例 中，可能至少提供诸如三氟化氮(NF3)、六氟化硫(SF6)或相似物的一种 含氟加工气体。在某些实施例中，还可能至少提供氯气(C12)、氧气(02)、 氮气(N2)、氩气(Ar)或氦气(He)中的一种。例如，在某些实施例中，可能提供达到大约200 sccm的C12、达到大约50 sccm的02、达到大约50 seem的N2、达到大约50sccm的Ar、禾口/或达到大约4000 sccm的He。
可能使用在适当频率(诸如大约13.56 MHz)的在大约200- 1000瓦之间
的源功率从加工气体形成等离子体。还可能提供在适当频率(诸如大约2 MHz) 的在大约150-300瓦之间的偏压功率。在某些实施例中，可能将加工室的压 力保持在大约4-50mTorr之间。可能执行第二蚀刻工艺，直到达到空腔316 的预期尺寸，例如通过监控蚀刻工艺或通过以预定时期执行蚀刻工艺。
可能在基片302中重复保护层310的形成和空腔316的蚀刻，直到形成预 期尺寸的空腔316，虽然不利于加宽特征308。基于凹槽蚀刻方法的完成，可 能去除任何残余氧化物层(例如，保护层310)，诸如通过湿式清除工艺或用 于残余层类型和包括基片和在其上形成的其它特征的其它材料的任何适当工 艺。为了完成装置的制备，诸如在S-RCAT示例中，填充凹槽并且在基片顶上 制备预期栅极结构，具有在其上形成的特征的基片现在可能继续其它工艺。
因此，根据参考图3A-E和图4的如上所述的本发明实施例，提供了用于 蚀刻基片的方法，其可能包括提供具有在其上形成的定形掩模层的基片；使用 第一蚀刻工艺通过定形掩模将特征蚀刻到基片中；在特征的侧壁上形成保护 层；去除保护层的底部，以便暴露基片；和使用第二蚀刻工艺将空腔蚀刻到基 片中。
在上述示例的某些实施例中，定形掩模层至少是光致抗蚀剂或硬掩模中的 一种。在某些实施例中，第一蚀刻工艺可能包括至少提供一种含卤素气体；并 且使用在大约200- 1200瓦之间的源功率从加工气体形成等离子体。在某些实 施例中，形成保护层可能包括将基片暴露于从含氧气体和一种或多种惰性气体 形成的等离子体，以便在特征内形成氧化物层。
在某些实施例中，形成保护层还可能包括提供在大约100-500 sccm之间 的02和在大约100 - 300 sccm之间的Ar;并且使用在大约500 - 1500瓦之间 的源功率从加工气体形成等离子体。在某些实施例中，去除保护层的底部可能 包括提供在大约100 - 200 sccm之间的CF4和在大约100 - 200 sccm之间的 Ar;使用在大约200- 1000瓦之间的源功率从加工气体形成等离子体；并且保 持等离子体，直到基本去除保护层的底部，而没有从特征的侧壁去除保护层。
在某些实施例中，将空腔蚀刻到基片中可能包括形成将空腔蚀刻到基片中的预期尺寸的各向同性等离子体。在某些实施例中，将空腔蚀刻到基片中还可
能包括至少提供一种含卤素加工气体；并且使用在大约200- 1500瓦之间的源 功率从加工气体形成等离子体。在某些实施例中，第二蚀刻工艺的加工气体还 可能至少包括氯气(C12)、氧气(02)、氮气(N2)、氩气(Ar)或氦气(He) 中的一种。在某些实施例中，可能提供达到大约50 sccm的NF3,、和/或达到 大约50sccm的SF6。在某些实施例中，可能提供达到大约200 sccm的C12、 达到大约50sccm的02、达到大约50sccm的N2、达到大约300 sccm的Ar、 和/或达到大约400 sccm的He。
图5描述了可能用于实现本发明的部分的示意蚀刻反应器500的示意图。 反应器500包括在导电体(壁)530中的具有基片支撑基架516的加工室510 和控制器540。
室510配备了基本平坦的绝缘体顶板520。室510的其它实施例可能具有 其它类型的顶板，诸如穹形顶板。至少包括一个感应线圈元件512的天线布置 在顶板520之上(示出了两个共轴元件512)。通过第一匹配网络519将感应 线圈元件512连接到等离子体功率源518。等离子体源518通常能够在从50 kHz到13.56 MHz范围内的可调频率产生达到3000W的功率。
通过第二匹配网络524将支撑基架(阴极)516连接到偏压功率源522。 偏压源522 —般能够在大约13.56 MHz产生达到500W的功率。偏压功率可能 是连续的或脉冲功率。在其它实施例中，偏压功率源522可能是DC或脉冲 DC源。
控制器540包括中央处理部件(CPU) 544、存储器542、和用于CPU544 的支撑电路546，并且利于控制室510以及蚀刻工艺的组件，如上面详细描述 的。
在运行期间，将半导体基片514放置在基架516上，并且通过进入舱口 526从气体面板538施加加工气体并形成气体混合物550。通过从等离子体源 518和偏压功率源522分别将功率施加到感应线圈元件512和阴极516，将气 体混合物550在室510中引燃成等离子体555。使用节流阀527和真空泵536 控制室510内部的压力。典型地，将室壁530连接到电接地534。使用贯穿壁 530的含液体管道控制壁530的温度。
通过稳定支撑基架516的温度控制基片514的温度。在一个实施例中，通过气体管道549从气体源548将氦气提供到在基片下面的基架表面中形成的通 道中(未示出)。氦气可能用于促进在基架516和基片514之间的热传导。在 加工期间，可能通过在基架内的电阻加热器(未示出)将基架516加热到稳态 温度，并且随后氦气利于基片514的均匀加热。使用这种热控制，使基片514 的温度保持在大约20和80摄氏度之间。
本领域技术人员应该理解，其它蚀刻室可能适于实现本发明，包括具有远 程等离子体源的室、电子回旋共振(ECR)等离子体室和相似物。
为了利于控制如上所述的加工室510，控制器540可能是任何形式的能够 在工业设定中用于控制不同室和亚处理器的一种通用计算机处理器。CPU 544 的存储器542或计算机可读介质可能是易于使用的一种或多种存储器，诸如随 机存取存储器(RAM)、只读存储器(ROM)、软盘、硬盘、或任何其它形 式的数字存储器，局部的或远程的。为了以传统方式支撑处理器，将支撑电路 546连接到CPU 544。这些电路包括高速缓冲存储器、电源、时钟电路、输入 /输出电路和亚系统及相似物。 一般作为软件程序将发明方法存储在存储器542 中，当其执行时，可能控制蚀刻反应器500，以便执行发明方法。还可能由与 CPU544控制的硬件远程放置的第二CPU (未示出)存储和/或执行软件程序。
可能使用其它半导体基片加工系统实现本发明，其中为了达到令人满意的 特征，可能由本领域技术人员通过使用这里公开的训导在不偏离本发明精神的 情况下调整加工参数。
因此，已经提供了用于凹槽蚀刻的方法，其利于改进横向与垂直蚀刻比值 能力，由此能够在保持相对浅的垂直蚀刻深度的同时实现更深的横向凹槽蚀 刻。这种增强横向蚀刻方法利于为限制垂直与横向蚀刻深度比值的多种应用 (例如，需要更大的横向蚀刻和/或更小的垂直蚀刻的应用)提供益处。
虽然前面的描述定向于本发明的实施例，在不偏离本发明的基本范围的情 况下，可能设计本发明的其它和额外实施例，本发明的范围由权利要求确定。
权利要求
1.一种用于蚀刻基片的方法，包括提供具有在其上形成的结构的基片；使用第一蚀刻工艺在至少部分地位于结构下面的基片中形成凹槽；在基片上形成选择性钝化层；使用第二蚀刻工艺在基片中延伸凹槽。
2. 如权利要求1所述的方法，其特征是在基片中的临近结构但基本不在 凹槽中的区域上形成选择性钝化层。
3. 如权利要求1所述的方法，其特征是第一蚀刻工艺包括 提供包括三氟化氮(NF3)和，可选地，氯气(Cl2)、氧气(02)或惰性气体中的至少一种的加工气体。
4. 如权利要求1所述的方法，其特征是选择性钝化层包括通过将基片暴 露于至少包括氧气(02)或氦一氧(He-02)的含氧气体的等离子体形成氧化 物层。
5. 如权利要求1所述的方法，其特征是形成选择性钝化层包括 将基片暴露于至少包括碳基气体、聚合物形成气体或三氯化硼(BC13)中的一种的钝化气体的等离子体。
6. 如权利要求5所述的方法，其特征是钝化气体包括二氟甲烷(CH2F2)。
7. 如权利要求1所述的方法，其特征是形成选择性钝化层包括 将基片暴露于等离子体； 将偏压功率施加到支撑基片的基片支撑基架。
8. 如权利要求1所述的方法，其特征是栅极结构具有大约320埃或更小 的宽度，并且其中将凹槽在基片中延伸包括将凹槽蚀刻到至少大约150埃的深度。
9. 如权利要求1所述的方法，还包括在基片上重复形成选择性钝化层并且使用第二蚀刻工艺将凹槽在基片中 延伸，直到达到预期凹槽深度。
10. 如权利要求1所述的方法，还包括 在基片顶上和凹槽内形成应变控制层。
11. 如权利要求IO所述的方法，其特征是应变控制层包括硅和锗层或硅 和碳层。
12. —种用于蚀刻基片的方法，包括 提供具有在其上形成的定形掩模层的基片； 使用第一蚀刻工艺通过定形掩模将特征蚀刻到基片中； 在特征的侧壁上形成保护层； 去除保护层的底部，以便暴露基片； 使用第二蚀刻工艺将空腔蚀刻到基片中。
13. 如权利要求12所述的方法，其特征是第一蚀刻工艺包括至少提供一种含卤素加工气体；使用在大约200- 1200瓦的源功率从加工气体形成等离子体。
14. 如权利要求12所述的方法，其特征是形成保护层包括 将基片暴露于从含氧气体和一种或多种惰性气体形成的等离子体，以便在特征内形成氧化物层。
15. 如权利要求14所述的方法，还包括提供在大约100 - 500 sccm之间的02和在大约100 - 300 sccm之间的Ar; 使用在大约500- 1500瓦的源功率从加工气体形成等离子体。
全文摘要
这里提供了用于凹槽蚀刻的方法，其利于改进横向与垂直蚀刻比值需求，由此能够在保持相对浅的垂直蚀刻深度的同时实现更深的凹槽蚀刻。这种增强横向蚀刻方法利于为限制横向与垂直蚀刻深度比值或需要形成凹槽或空腔的多种应用提供益处。在某些实施例中，凹槽蚀刻的方法包括提供具有在其上形成的结构的基片；使用第一蚀刻工艺在至少部分地位于结构下面的基片中形成凹槽；在基片上形成选择性钝化层；并且使用第二蚀刻工艺在基片中延伸凹槽。一般在基片中临近结构但一般不在凹槽内的区域上形成选择性钝化层。第一和第二蚀刻工艺可能是相同的或不同的工艺。
文档编号H01L21/3065GK101290866SQ20071019969
公开日2008年10月22日 申请日期2007年12月13日 优先权日2006年12月13日
发明者斯科特·威廉斯, 沈美华, 荣 陈 申请人:应用材料股份有限公司