一种浅沟槽隔离结构的制作方法
【技术领域】
[0001]本发明涉及一种半导体器件结构的制作方法，特别是涉及一种浅沟槽隔离结构的制作方法。
【背景技术】
[0002]随着半导体工艺进入深亚微米时代，0.13微米以下的元件例如CMOS器件中，NMOS晶体管和PMOS晶体管之间的隔离均采用STI (浅沟槽隔离)工艺形成。
[0003]传统的STI的制作方法通常包括下列步骤:首先，提供半导体衬底，在半导体衬底上形成刻蚀阻挡层；接着，在所述刻蚀阻挡层上形成光掩膜图形，使得所述刻蚀阻挡层的部分区域被暴露；对刻蚀阻挡层及刻蚀阻挡层下层的半导体衬底进行刻蚀，在所述刻蚀阻挡层和所述半导体衬底中形成沟槽；接着，向所述沟槽内填充绝缘介质，形成STI。这种传统的STI的制作方法较简单，但对于小特征尺寸的半导体器件来说，传统工艺所制作的STI的往往会具有绝缘介质填充效果不佳、漏电流增大、尤其是沟槽顶部尖角导致电学性能恶化严重等严重缺陷，因此，对传统的STI的制作方法进行改进已是势在必行。
[0004]现有的一种STI的改进工艺步骤如下:
[0005]步骤一，采用光刻工艺于半导体衬底内部形成沟槽；
[0006]步骤二，采用热氧化工艺对所述沟槽的侧壁及底部进行氧化，获得一层较厚的热氧化层，以使所述沟槽顶部转角圆角化；
[0007]步骤三，采用化学气相淀积工艺于所述沟槽内填充绝缘介质材料，至少将所述沟槽填满；
[0008]步骤四，去除多余的绝缘介质材料、步骤一的光刻掩膜，并进行平坦化工艺以完成STI的制作工艺。
[0009]以上工艺虽解决了由于沟槽顶部尖角导致半导体器件的电学性能恶化，但是，由于这种工艺需要在沟槽侧壁生长一层非常厚的热氧化层，使本来宽度就非常小的沟槽更加狭窄，在进行绝缘介质填充时，由于填充入口和通道过小，绝缘介质的填充比较困难，最终导致绝缘介质中孔洞等缺陷的产生，从而导致半导体器件漏电等情况的发生。
[0010]鉴于以上所述，本发明提供一种可以有效解决现有STI的制作方法中，绝缘介质填充困难而导致半导体器件电学性能下降等问题。
【发明内容】
[0011]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种浅沟槽隔离结构的制作方法，用于解决现有技术中STI制作工艺中，绝缘介质填充困难而导致半导体器件电学性能下降等问题。
[0012]为实现上述目的及其他相关目的，本发明提供一种浅沟槽隔离结构的制作方法，至少包括以下步骤:
[0013]I)提供一半导体衬底，于所述半导体衬底表面形成具有刻蚀窗口的阻挡层；
[0014]2)刻蚀所述半导体衬底以于所述半导体衬底内部形成沟槽；
[0015]3)通过热氧化工艺于所述沟槽底部及侧壁形成第一厚度的热氧化物层；
[0016]4)于所述沟槽底部形成保护层；
[0017]5)将所述保护层以上的热氧化物层减薄至第二厚度；
[0018]6)去除所述保护层；
[0019]7)于所述沟槽内形成至少充满所述沟槽的绝缘介质。
[0020]作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，所述阻挡层为氮化硅硬掩膜层。
[0021]作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，所述沟槽截面的形状为倒梯形。
[0022]作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，所述沟槽截面的最大宽度为不大于1000埃，所述沟槽的深宽比为不小于4:1。
[0023]作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，步骤2)与步骤3)之间还包括步骤:去除所述刻蚀窗口两侧的阻挡层的一部分。
[0024]作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，所述第一厚度为不小于300埃。
[0025]作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，步骤3)包括以下步骤:
[0026]3-1)进行第一次热氧化，于所述沟槽底部及侧壁形成热氧化物薄膜，其中，所述沟槽侧壁的热氧化物薄膜的厚度为50?150埃；
[0027]3-2)去除所述热氧化物薄膜；
[0028]3-3)进行第二次热氧化，于所述沟槽底部及侧壁形成热氧化物层，以使所述沟槽顶部的转角圆角化，其中，所述沟槽侧壁的热氧化物层的厚度不小于300埃。
[0029]作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，所述保护层的厚度为200 ?500 埃。
[0030]作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，所述保护层为抗反射材料层。
[0031]进一步地，步骤4)包括以下步骤:
[0032]4-1)采用旋涂工艺于所述沟槽内填充抗反射材料；
[0033]4-2)采用干法刻蚀工艺或灰化-湿法清洗工艺去除所述沟槽内的部分抗反射材料，保留所述沟槽底部的抗反射材料形成抗反射材料层；
[0034]步骤6)采用干法刻蚀工艺或灰化-湿法清洗工艺去除所述抗反射材料层。
[0035]作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，步骤5)采用湿法腐蚀工艺减薄所述保护层以上的热氧化物层，减薄至第二厚度为50?150埃。
[0036]作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，步骤7)采用高密度等离子体化学气相淀积工艺于所述沟槽内形成至少充满所述沟槽的绝缘介质。
[0037]如上所述，本发明提供一种浅沟槽隔离结构的制作方法，至少包括以下步骤:1)提供一半导体衬底，于所述半导体衬底表面形成具有刻蚀窗口的阻挡层；2)刻蚀所述半导体衬底以于所述半导体衬底内部形成沟槽；3)通过热氧化工艺于所述沟槽底部及侧壁形成第一厚度的热氧化物层；4)于所述沟槽底部形成保护层；5)将所述保护层以上的热氧化物层减薄至第二厚度；6)去除所述保护层；7)于所述沟槽内形成至少充满所述沟槽的绝缘介质。本发明在保证沟槽顶部转角实现圆角化的同时，并不对半导体衬底造成任何损伤的情况下，大大提高了采用高密度等离子体化学气相淀积工艺于沟槽内填充绝缘介质的质量，从而避免了半导体器件漏电流等缺陷的产生，提高了半导体器件的质量。本发明步骤简单易行，适用于工业生产。
【附图说明】
[0038]图1显示为本发明沟的浅槽隔离结构的制作方法步骤I)所呈现的结构示意图。
[0039]图2显示为本发明沟的浅槽隔离结构的制作方法步骤2)所呈现的结构示意图。
[0040]图3?图6显示为本发明沟的浅槽隔离结构的制作方法步骤3)所呈现的结构示意图。
[0041]图7?图8显示为本发明沟的浅槽隔离结构的制作方法步骤4)所呈现的结构示意图。
[0042]图9显示为本发明沟的浅槽隔离结构的制作方法步骤5)所呈现的结构示意图。
[0043]图10显示为本发明沟的浅槽隔离结构的制作方法步骤6)所呈现的结构示意图。
[0044]图11显示为本发明沟的浅槽隔离结构的制作方法步骤7)所呈现的结构示意图。
[0045]元件标号说明
[0046]101 半导体衬底
[0047]102 阻挡层
[0048]103 刻蚀窗口
[0049]104 沟槽
[0050]105 热氧化物薄膜
[0051]106 热氧化物层
[0052]107 圆角
[0053]108 保护层
[0054]109 绝缘介质
【具体实施方式】
[0055]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0056]请参阅图1?图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0057]如图1?图11所示，本实施例提供一种浅沟槽隔离结构的制作方法，至少包括以下步骤:
[0058]如图1所示，首先进行步骤1)，提供一半导体衬底101，于所述半导体衬底101表面形成具有刻蚀窗口 103的阻挡层102。
[0059]在本实施例中，所述半导体衬底101为硅衬底，所述阻挡层102为氮化硅硬掩膜层。
[0060]具体地，先于所述硅衬底表面沉积一层氮化硅层，然后依据所需浅沟槽隔离结构的位置，通过光刻工艺于所述氮化硅层中开出多个刻蚀窗口 103。当然，在沉积所述氮化硅层之前，也可以先在所述硅衬底表面热氧化出一层二氧化硅层作为保护层。当然，也可以采用其他预期的半导体衬底101及其他预期的阻挡层102，并不限于此处所列举的一种或几种。
[0061]如图2所示，然后进行步骤2)，刻蚀所述半导体衬底101以于所述半导体衬底101内部形成沟槽104。
[0062]具体地，以上述的阻挡层102为掩膜，采用如ICP刻蚀等干法刻蚀工艺于所述半导体衬底101内部刻蚀出间隔排列的多个沟槽104，所述沟槽104，在本实施例中，其截面的形状为倒梯形。
[0063]为了