专利名称：Cmos图像传感器及其制造方法
技术领域：
本发明涉及CMOS图像传感器，尤其涉及CMOS图像传感器及其制造 方法。虽然本发明适于广泛应用，但尤其适于解决来自浮置扩散区的电子泄 漏问题。
背景技术：
根据CMOS技术设计规则，CMOS图像传感器利用MOS晶体管作为光 敏像素。在光敏区域的外围四周，感测器集成控制电路和信号处理电路，以 利用MOS晶体管顺序检测输出。从而CMOS图像传感器以各种扫描模式被 更方便地驱动。由于CMOS技术的兼容性，使得信号处理电路可集成在 CMOS图像传感器中的单一芯片上，因此最终产品可被较小并较便宜地制 成。此外，由于CMOS图像传感器的功耗比CCD的小得多，因此CMOS图 像传感器可用于更多产品。图l是4-T CMOS图像传感器的单元像素的电路图。参照图1，4-T CMOS 图像传感器的单元像素包括作为感光装置的光电二极管(PD)和四个NMOS 晶体管Tx、 Rx、 Dx、和Sx。转移晶体管Tx将光生电荷(photo generated charge) 从光电二极管(PD)传递到浮置感测点。复位晶体管Rx将存储在浮置感测 点中用于信号检测的电荷进行放电。驱动晶体管Dx作用为源极跟随器(source follower)。提供选择晶体管Sx以用来开关和寻址。DC栅(gate)是负载晶 体管，通过施加恒定电压作为晶体管的栅电势而使得恒定电流流动。"VDD" 表示驱动电源电压，而"Vss"或"GND"表示接地电压。在4TCMOS图像传感器中，当转移晶体管L的栅极导通时，光电二极 管PD产生的电子迁移至浮置扩散(FD)区。在浮置扩散区(FD)中，利用 源极跟随器晶体管将迁移自光电二极管的电子转换为电压。因此，光能被释 放为电压信号。在这样操作时，浮置扩散区(FD)作为一种电容器工作。如
果电子由于泄漏从浮置扩散区(FD)丢失，则该器件无法提供正确的电压。因此，器件性能被降级。 发明内容本发明的实施例涉及CMOS图像传感器及其制造方法，其中浮置扩 散区中电子损失的问题可被减少。本发明的实施例涉及浮置扩散区配置 被增强的CMOS图像传感器。通过在第一导电类型的半导体衬底上形成栅极，本发明的实施例涉 及CMOS图像传感器的制造方法。第二导电类型的第一扩散层形成在该 半导体衬底内，其对准该栅极的一侧的边缘。可将间隔件连接到该栅极 的两个侧壁。第一导电类型的第二扩散层可形成在该第一扩散层内，在 其中留下等于该间隔件宽度的距离。第二导电类型的第三扩散层可形成在 半导体衬底内，其对准该栅极的另一侧的边缘。第一导电类型的第四扩 散层可形成在第三扩散层上，而第一导电类型的第五扩散层可形成在第 三扩散层下。在本发明实施例中，在形成该第三扩散层之后，可形成用于该第三 扩散层的接触部(contact)。在本发明实施例中，该接触部被配置成经 由该第四扩散层延伸至该第三扩散层。在本发明实施例中，该第三扩散 层相比该第一扩散层被较重掺杂。在本发明实施例中，该第四和第五扩 散层均可以近似1014 1016离子/平方厘米的剂量形成。在本发明实施例 中，该第四和第五扩散层均可通过利用光掩模执行在该第三扩散层上部 的选择性离子注入来形成。本发明的实施例涉及包括第一导电类型的半导体衬底的CMOS图像 传感器。第二导电类型的第一扩散层可形成在该半导体衬底内。栅极可 形成在该半导体衬底上，该栅极与该第一扩散层的一侧边缘对准的一侧 边缘。间隔件可形成在该栅极的两个侧壁上。第一导电类型的第二扩散 层可形成在邻近该半导体衬底表面的该第一扩散层内，其以与该间隔件 宽度一样的距离隔离开。可形成包括多个扩散层的浮置扩散区，所述扩 散层堆叠在该半导体衬底内并对准该栅极的另一侧的边缘。在本发明实施例中，CMOS图像传感器还包括经由该第四扩散层连接到该第三扩散层的接触部。在本发明实施例中，该浮置扩散区包括 在该半导体衬底内的第二导电类型的第三扩散层，其对准该栅极的另一 侧的边缘；第一导电类型的第四扩散层，其在该第三扩散层的上部表面 上；以及第一导电类型的第五扩散层，其在该第三扩散层下与该半导体 衬底相接触的界面上。
图1是相关4TCMOS图像传感器的单元像素的电路图。 示例图2a和2b是根据本发明实施例的CMOS图像传感器制造方法 的横截面图。
具体实施方式
示例图2a和2b示意性给出了转移晶体管Tx的栅极，光电二极管区， 以及浮置扩散区。特别地，可同时提供复位晶体管(Rx)、驱动晶体管 (Dx)和选择晶体管(Sx)。参照示例图2a，轻掺杂的p-外延层210生成在重掺杂的p+衬底200 上。用于单元像素间隔离(inter-unit-pixel isolation)的器件隔离层可通 过局部硅氧化(LOCOS)或浅沟槽隔离(STI)形成在p-外延层210的 指定部分。随后，转移晶体管(Tx)栅极(此后縮写为栅极220)形成在 p-外延层210上。通过向紧邻栅极220 —侧的p-外延层210的部分以高能量轻度注入 n型杂质(n-)，形成深n-扩散层230。在形成n-扩散层230时，可同时 形成n-极轻掺杂漏极(VLDD)区，该n-极轻掺杂漏极将变成对准栅极 220的另一侧的浮置扩散区(FD)。在间隔件绝缘层已沉积在上述配置的结构上之后，在绝缘层上执行 完全蚀刻工艺(blank etch process)以形成连接到栅极220侧壁的间隔件 240。通过用于以低能量注入p型杂质的毯覆式离子注入(blanket ion implantation)，在p-外延层210表面的附近以及n-扩散层230上形成PQ 扩散层250。在此情形中，在n-扩散层230内形成的pG扩散层250以间 隔件240的厚度隔离开。 通过p型离子注入，形成包括pQ扩散层250和n-扩散层230的浅pn 结。形成包括p-外延层"0、 n-扩散层230和pG扩散层250的pnp 二极 管。为了形成浮置扩散区(FD)，通过向紧邻栅极220另一侧的p-外延 层210中大量注入n型杂质(n+)来形成n+扩散层260。在附图中，形 成浮置扩散区(FD)的n+扩散层260被示意性给出。然而，该浮置扩散 区(FD)可包括前述n-VLDD和n+扩散层260。通过对该浮置扩散区(FD)利用光掩模向n+扩散层260的上部选择 性大量注入p型杂质离子(p+)，可形成第一p+扩散层261。通过将该 浮置扩散区(FD)与衬底200的表面隔离开，可减少从n+扩散层260至 衬底200表面的电子泄漏。大量注入的p型杂质(p+)的剂量可设定为 约1014 1016离子/平方厘米，与大量注入的n型杂质(n+)类似。可对第一 p+扩散层261提供接触部270。在本发明实施例中，接触 部270通过第一 p+扩散层261连接到n+扩散层260。参照示例图2b，向n+扩散层260的较低部分大量注入p型杂质(p+)， 以形成第二 p+扩散层262。如上所述，可通过大量离子注入n型杂质(n+) 来形成n+扩散层260。第一和第二 p+扩散层261和262可分别形成在n+ 扩散层260的上部和下部。因此，浮置扩散区290包括第一 p+扩散层261、 n+扩散层260、以及第二p+扩散层262。浮置扩散区290可通过向n+扩散层260的下部和上部大量注入p型 杂质(p+)而被进一步隔离开。特别地，在形成浮置扩散区290之前， 在利用光掩模选择性大量注入第一p型杂质(p+)之后，n型杂质(n+) 被大量注入到第一p型杂质(p+)上。向重掺杂n型杂质(n+)的区域 再次大量注入第二p型杂质(p+)。从该浮置扩散区(FD)产生的电子泄漏被抑制，以增强光电二极管 (PD)的转移特性。通过最小化电子泄漏，可增强低照明条件下的成像。此外，通过在该浮置扩散区(FD)的上部和下部上执行离子注入， 该浮置扩散区的电容(cap)被整体增加，借此可改善噪声特性。因此，充分地在n-扩散层230中实现完全耗尽。在根据本发明实施 例的CMOS图形传感器中，电荷可经由pG扩散层250从n-扩散层230转 移到包括第一和第二 p+扩散层261和262的n+扩散层260。
通过将浮置扩散区与衬底的表面以尽可能远的距离隔离开，从该浮 置扩散区产生的电子泄漏被充分抑制，从而增强了光电二极管的转移特 性。换句话说，通过最小化电子泄漏，增强了低照明条件下的成像。此 外，在浮置扩散区的上部和下部上执行离子注入，以增加该浮置扩散区 的整体电容。因此，可增强噪声特性。在所揭示的实施例中可作出各种修改和变化，这对本领域技术人员 来说是明显和显而易见的。因此，所揭示的实施例涵盖明显的和显而易 见的修改和变化，只要它们落在附加权利要求所限定的范围和等效范围 内。
权利要求
1、一种方法，包括如下步骤在第一导电类型的半导体衬底上形成栅极；在该半导体衬底内形成第二导电类型的第一扩散层，该第一扩散层对准该栅极的第一侧的边缘；形成连接到该栅极侧壁的间隔件；在该第一扩散层内形成第一导电类型的第二扩散层，该第二扩散层以该间隔件的宽度与该栅极隔离开；在该半导体衬底内形成第二导电类型的第三扩散层，该第三扩散层对准该栅极的第二侧的边缘；以及在该第三扩散层上形成第一导电类型的第四扩散层，并在该第三扩散层下形成第一导电类型的第五扩散层。
2、 如权利要求1所述的方法，在形成该第三扩散层之后，还包括形成 用于该第三扩散层的接触部。
3、 如权利要求2所述的方法，其中，该接触部被配置成经由该第四扩 散层延伸至该第三扩散层。
4、 如权利要求1所述的方法，其中，该第三扩散层相比该第一扩散层 被较重掺杂。
5、 如权利要求1所述的方法，其中，该第四和第五扩散层均以约1014 至约1016离子/平方厘米的剂量形成。
6、 如权利要求1所述的方法，其中，该第四和第五扩散层均通过利用 光掩模在该第三扩散层的上部选择性离子注入来形成。
7、 如权利要求1所述的方法，在形成转移晶体管的情况下，包括如下 步骤在该衬底上形成光电二极管区，且该光电二极管区连接到该转移晶体管；在该衬底上形成浮置扩散区，且该浮置扩散区连接到该转移晶体管； 在该衬底上形成复位晶体管，且该复位晶体管连接到该转移晶体管；以及在该衬底上形成驱动晶体管，且该驱动晶体管连接到该转移晶体管，由此形成CMOS图像传感器的单元像素。
8、 如权利要求7所述的方法，包括在该衬底上形成选择晶体管，且该选择晶体管连接到该驱动晶体管。
9、 如权利要求7所述的方法，包括形成用于单元像素间隔离的器件隔离膜。
10、 如权利要求7所述的方法，其中，在该半导体衬底内形成对准该栅极第一侧边缘的第二导电类型的第一扩散层的步骤，与形成该浮置扩散区的 步骤同时执行。
11、 如权利要求l所述的方法，其中，该第一导电类型是p型，而该第二导电类型是n型。
12、 一种装置，包括第一导电类型的半导体衬底；在该半导体衬底内的第二导电类型的第一扩散层；在该半导体衬底上的栅极，该栅极具有与该第一扩散层的一侧边缘对准 的第一侧边缘；在该栅极的侧壁上的间隔件；第一导电类型的第二扩散层，其在该第一扩散层的上部之内，且以该间 隔件的宽度与该栅极隔离开；以及浮置扩散区，其包括在该半导体衬底内堆叠并与该栅极的第二侧边缘对 准的多个扩散层。
13、 如权利要求12所述的装置，还包括经由该第四扩散层连接到该第三扩散层的接触部。
14、 如权利要求12所述的装置，该浮置扩散区包括-第二导电类型的第三扩散层，其在该半导体衬底内且对准该栅极的该第 二侧边缘。
15、 如权利要求14所述的装置，该浮置扩散区包括 第一导电类型的第四扩散层，其在该第三扩散层的上部表面上；以及 第一导电类型的第五扩散层，其在与该第三扩散层下的半导体衬底相接触的界面上。
16、 如权利要求15所述的装置，其中，该第四和第五扩散层均以约1014 至约1016离子/平方厘米的剂量形成。
17、 如权利要求12所述的装置，其中形成转移晶体管作为CMOS图像 传感器中单元像素的一部分，其中该CMOS图像传感器的单元像素包括光电二极管区； 复位晶体管；以及 驱动晶体管。
18、 如权利要求17所述的装置，包括选择晶体管。
19、 如权利要求17所述的装置，包括 用于单元像素间隔离的器件隔离膜。
20、 如权利要求12所述的装置，其中该第一导电类型是p型，而该第 二导电类型是n型。
全文摘要
本发明涉及一种CMOS图像传感器及其制造方法，减少了浮置扩散区中电子损失的问题。CMOS图像传感器的制造方法包括在第一导电类型的半导体衬底上形成栅极。第二导电类型的第一扩散区形成在该半导体衬底内，其对准该栅极的一侧的边缘。间隔件可连接到该栅极的两个侧壁。第一导电类型的第二扩散层可形成在该第一扩散层内，在其中留下等于该间隔件宽度的距离。第二导电类型的第三扩散层可形成在该半导体衬底内，其对准该栅极的另一侧的边缘。第一导电类型的第四扩散层可形成在该第三扩散层上，而第一导电类型的第五扩散层可形成在该第三扩散层下。
文档编号H01L21/822GK101211840SQ20071030592
公开日2008年7月2日 申请日期2007年12月28日 优先权日2006年12月29日
发明者任劲赫 申请人:东部高科股份有限公司