电介质滤波器、芯片元件及芯片元件制造方法

专利名称：电介质滤波器、芯片元件及芯片元件制造方法
技术领域：
本发明涉及在电介质基板上设置多个谐振线路和接地电极而构成的 电介质滤波器、具备该电介质滤波器的芯片元件、及该芯片元件制造方法。
背景技术：
以往提出了多种在电介质基板上形成多个谐振器，利用谐振器间的耦 合来获得所希望的滤波特性的电介质滤波器。
图1表示专利文献1所公开的电介质滤波器的构成。电介质滤波器101 是利用了 3个谐振器的三级滤波器。3个谐振器分别由设置在电介质基板 的同一主面的线路102、 103A、 103B构成。线路102是弯曲为U字形的 形状，两端开放。线路103A、 103B是一端与接地电极105连接的I字形 形状，另一端开放。在该线路103A、 103B上分别连接着输入输出传送线 路104A、 104B。
在该构成中，可以通过邻接的谐振器间的耦合度来确定滤波特性中的 通频带。因此，专利文献1中通过错开线路的形成位置，来调节邻接的线 路间的对置长度，从而对上述耦合度进行设定。
另外，专利文献2公开了一种构成表面安装型天线的芯片元件的制造 方法。该文献所记载的制造方法通过在电介质母基板上设置电路图案，然 后从电介质母基板分割芯片元件素体，在芯片元件素体的侧面形成电极， 来制造芯片元件。
专利文献1:特开2001—358501号公报
专利文献2:特开平IO—107537号公报
在专利文献1所记载的电介质滤波器中，能够通过邻接的线路间的对 置长度的调整，来实现通频带的设定。但是，在这样的电介质滤波器中， 无法精细地设定存在于通频带的低频侧的衰减极，例如，难以实现通频带 的低频侧急剧下降的衰减曲线。
4 而且，为了错开邻接的谐振线路的形成位置来调整耦合度，需要根据 设定的耦合度增大形成位置的错开量，该情况下，必然会增大电路面积。 因此，在专利文献l的电介质滤波器的构成中，即使可获得所希望的通频 带，有时也无法满足芯片元件的基板面积的制约。

发明内容
鉴于此，本发明的目的在于，提供一种可降低电路形成面积、获得所 希望的滤波特性的电介质滤波器。而且，本发明的其他目的在于，提供一 种芯片元件的制造方法，使其能够满足基板面积的制约，制造具备希望的 滤波特性的芯片元件。
技术方案l的电介质滤波器具备具备接地电极，其设置在平板状 的电介质基板的背面；多个主面电极，其设置在所述电介质基板的表面； 以及输入输出端子，其与所述接地电极和各主面电极构成的谐振器中的任 一个耦合；至少两个所述主面电极其一端经由在所述电介质基板的侧面设 置的侧面电极与所述接地电极连接，且另一端开放，从而分别构成l/4波 长谐振线路，至少一个所述主面电极使一端靠近所述1/4波长谐振线路中 的一个并开放，使另一端靠近所述1/4波长谐振线路中的另一个并开放， 从而构成半波长谐振线路，所述两个1/4波长谐振线路中的至少一个具有 平行部，其与所述半波长谐振线路平行配置；和弯曲部，其从所述平行部 开始弯曲，沿另一个1/4波长谐振线路的方向延伸，与所述另一个l/4波 长谐振线路跳跃耦合。
由此，可以使基于1/4波长谐振线路与接地电极的谐振器(以下简单 称作l/4波长谐振器)的谐振器长度，增长弯曲部的量。因此，通过调整 平行部的形状和弯曲部的形状(线路长度等)，能够在极其广阔的范围中 设定1/4波长谐振器的谐振器长度。 而且，可以根据平行部的形状(平行部与半波长谐振器的间隔尺寸或 对置长度等)，来调整该1/4波长谐振器、与基于半波长谐振线路的谐振 器的耦合度。
并且，可以在弯曲部附近使2个l/4波长谐振器跳跃耦合。由此，通 过调整弯曲部的形状(弯曲部与其他的1/4波长谐振器的间隙尺寸或对置
长度等)，可以在极其宽广的范围中调整该跳跃耦合的耦合量。
另外，由于使l/4波长谐振线路弯曲，所以可以降低基板面积。由此， 能够降低电路形成面积。
由于如上所述，能够在广阔的范围中调整各种特性，所以，可以在满 足该电介质滤波器的电路形成面积的制约的情况下，构成得到了希望的通 频带和衰减极的电介质滤波器。
此外，在技术方案2中，所述弯曲部设置在所述电介质基板的表主面 短路端侧，将该弯曲部和所述接地电极连接的侧面电极，与使所述另一个 1/4波长谐振线路和所述接地电极短路的所述侧面电极跳跃耦合。
由此，通过该侧面电极也可以加强跳跃耦合的耦合量。因此，根据侧 面电极的形状(2个侧面电极的间隙尺寸或对置长度等)，也能够在极其 广阔的范围中调整跳跃耦合的耦合量。
而且，在技术方案3中，所述半波长谐振线路具有所述半波长谐振
线路具有与所述1/4波长谐振线路的所述平行部平行配置的部位、和与
该1/4波长谐振线路的所述弯曲部平行配置的部位。
由此，可以加强半波长谐振线路与所述弯曲部平行地靠近配置的部分 处的、半波长谐振线路与1/4波长谐振线路之间的耦合度。因此，通过该 部位的形状(该部位与弯曲部的间隙尺寸或对置长度等)的调整，能够在 极其广阔的范围中调整该耦合度。而且，根据该部位，可以增长半波长谐 振器的谐振器长度。因此，通过调整该部位的形状(该部位的线路长度等)， 可以在极其广阔的范围中设定半波长谐振器的谐振器长度。并且，由于使 半波长谐振线路弯曲，所以可降低基板面积。从而，能够在极其宽广的范 围中设定基板面积。
另外，在技术方案4中，所述弯曲部具备使所述两个1/4波长谐振线
路彼此导通的耦合用电极。
由此，当2个l/4波长谐振器的电场分布相互反相，在中央存在电壁 那样的谐振模式(odd模式)时，以被所述耦合用电极短路的状态谐振。 另一方面，当2个带状线谐振器的电场分布相互同相，在中央存在磁壁那 样的谐振模式(even模式)时，以在所述耦合用电极部分开放的状态谐振。 因此，odd模式的谐振器长度短，频率增高。由此，可以使odd模式与even
模式的谐振频率之差变大，能够获得强的跳跃耦合。因此，通过调整该耦 合用电极的形状(形成位置等)，可以在极其宽广的范围中设定跳跃耦合 的耦合量。
而且，在技术方案5的电介质滤波器中，所述半波长谐振线路的线路 宽度比所述2个1/4波长谐振线路各自的线路宽度粗。
根据该构成，可以降低3个排列的谐振器中构成中心级谐振器的半波 长谐振线路的导体损耗。因此，可减小电介质滤波器的插入损耗。
并且，技术方案6的芯片元件具备电介质滤波器作为电路构成的一部分。
该芯片元件同时满足所希望的基板面积和滤波特性。 另外，技术方案7的芯片元件在所述电介质基板的表主面侧层叠有绝 缘层。
由于通过层叠绝缘层可以防止侧面电极与主面电极的不需要连接部 分短路，所以，在芯片元件的制造时，仅在绝缘层与电介质基板的侧面同 样地形成侧面电极，就可以构成芯片元件。因此，可使制造工序简化。
此外，技术方案8的芯片元件制造方法包括分割步骤，对在表主面 形成有所述多个主面电极、在背主面形成有所述接地电极的平板状的电介 质母基板进行分割，形成多个芯片元件素体；和侧面电极形成步骤，在通 过所述分割步骤而形成的所述芯片元件素体的侧面，从所述主面电极到所 述接地电极印刷导电体膏，并进行干燥、烧成，形成所述侧面电极。
而且，在技术方案9中，芯片元件制造方法的所述侧面电极形成步骤 是下述步骤对从通过所述分割步骤形成的多个芯片元件素体中选出的芯 片元件素体，使所述2个1/4波长谐振线路的侧面电极之间的间隙尺寸最 佳化，然后，对所有所述多个芯片元件素体以所述最佳化后的间隙尺寸形 成所述侧面电极。
根据该制造方法，可以提高同时满足所希望的滤波特性和基板面积的 芯片元件的量产性。 (发明效果)
根据本发明的电介质滤波器及芯片元件，可以调整跳跃耦合的电容， 使存在于通频带的低频侧的衰减极的频率成为希望的频率。而且，可以降
低电极形成面积。因此，容易同时满足所希望的基板面积和滤波特性。并 且，可以构成通频带的低频侧陡峭上升的衰减曲线的电介质滤波器。另外， 根据本发明的芯片元件制造方法，即便在电介质基板主面形成了电路图案 与绝缘层等之后，也能够调整滤波特性，可以飞跃性提高量产性。


图1是表示现有的电介质滤波器的构成的图。
图2是对本发明第一实施方式所涉及的芯片元件进行说明的立体图。
图3是表示该实施方式所涉及的芯片元件的模拟结果的曲线。
图4是对该实施方式所涉及的芯片元件的制造工序进行说明的流程图。
图5是对本发明第二实施方式所涉及的芯片元件进行说明的立体图。 图6是表示该实施方式所涉及的芯片元件的模拟结果的曲线。 图7是对本发明第三实施方式所涉及的芯片元件的构成进行说明的立 体图。
图中l一芯片元件，2 —玻璃层，3 —突出电极，IO—电介质基板， IIA、 IIB —短路用侧面电极，12A、 12B —抽头连接用引出电极，13A、 13B、 14一主面电极，15 —接地电极，16A、 16B —端子电极，17—电极非 形成部分，18 —弯曲部，19一平行部，27—耦合用电极，102、 103A、 103B 一线路，104A、 104B —输入输出传送线路，105 —接地电极。
具体实施例方式
参照各附图，对本发明第一实施方式所涉及的芯片元件进行说明。其 中，将图中所示的正交坐标系(X—Y—Z轴)用于说明。
首先，对本实施方式的芯片元件的概略构成进行说明。图2 (A〉是 将本实施方式的芯片元件配置成表主面(+Z面)朝上、正面(+Y面) 朝左前方、右侧面(+X面)朝向右前方的立体图。
该芯片元件是实现ETC通信所使用的滤波特性的小型长方体状滤波 器元件。该芯片元件1是矩形平板状的电介质基板10的表主面侧被玻璃 层2被覆的构成。电介质基板10的基板厚度(Z轴尺寸)为500nm，玻
璃层2的厚度(Z轴尺寸)为15 60|im，对于芯片元件1的外形尺寸而 言，X轴尺寸约为2.0mm， Y轴尺寸约为1.3mm, Z轴尺寸约为0.56mm。
电介质基板IO是由氧化钛等陶瓷电解质构成，'相对介电常数约为110 的基板。而且，玻璃层2是由结晶性Si02及硼硅酸玻璃等绝缘体构成的玻 璃膏通过丝网印刷及烧成而形成的层，成为将透光性玻璃层与遮光性玻璃 层层叠的构成(未图示)。
透光性玻璃层被设置成与电介质基板IO相接，与电介质基板10具有 强的密接强度，可防止电介质基板10上的电路图案的剥离，提高了后述 的主面电极及芯片元件1的耐环境性能。而且，遮光性玻璃层是在上述透 光性玻璃层的上层层叠了含有无机颜料的玻璃的层，不仅能够进行向芯片 元件l表面的印字，而且可实现内部电路图案的机密保持。另外，不一定 需要将玻璃层2形成为2层构造，也可以将玻璃层2设置成单层构造，而 且还可以不设置玻璃层2。其中，电介质基板IO、玻璃层2各自的组成及 尺寸，可以考虑电介质基板10与玻璃层2的密接度、耐环境性、滤波特 性等来适当设定。
在芯片元件1的表主面、即玻璃层2的表主面形成有多个突出电极3。 该突出电极3是在后述的侧面电极印刷时从主面突出的电极，有时也会基 于印刷条件而不产生。而且，在芯片元件1的背主面，当侧面电极印刷时 电极也会突出。背主面上的突出电极与接地电极15、端子电极16A、 16B 一体化。由于玻璃层2层叠在电介质基板10的表主面侧，所以，可防止
侧面电极印刷时突出电极与主面电极的不需要连接部分短路。
该图(B)是从芯片元件1去除了玻璃层2的图，是将表主面(+Z 面)配置朝上、将正面(+Y面)配置朝向左前方，将右侧面(+X面) 配置朝向右前方的立体图。而且，该图(C)是使电介质基板10从该图(B) 的状态开始，以X轴为中心旋转180。，将背主面(一Z面)配置为朝上， 将背面(一Y面)配置为朝左前方，将右侧面(+X面)配置为朝向右前 方的立体图。
在位于电介质基板10与玻璃层2的层间的电介质基板10的表主面， 设置有构成带状线(strip line)谐振器的多个主面电极13A、 13B、 14。主 面电极13A、 13B、 14是电极厚度(Z轴尺寸)约为6pm的银电极，是由
感光性银膏通过光刻法等形成的电极。
在电介质基板10的背主面、即芯片元件1的背主面设置有接地电极 15和端子电极16A、 16B。接地电极15是带状线谐振器的接地电极，兼 做将芯片元件l安装到安装基板的电极。而且，端子电极16A、 16B是将 芯片元件1安装到安装基板时与高频信号输入输出端子连接的电极。接地 电极15设置在电介质基板10背主面侧的近似整个面，端子电极16A、 16B 在与右侧面相接的角附近分别和接地电极15分离配置。接地电极15和端 子电极16A、 16B分别是通过丝网印刷等印刷导电体膏并基于烧成而形成 的、厚度(Z轴方向)约为15^im的电极。
在电介质基板10的右侧面设置有短路用侧面电极UA、 11B和抽头 (tap)连接用引出电极12A、 12B。短路用侧面电极11A、 IIB和抽头连 接用引出电极12A、 12B除了电介质基板10的右侧面之外，还形成在玻 璃层2的侧面。短路用侧面电极11A、 IIB和抽头连接用引出电极12A、 12B分别是从电介质基板10的背主面朝向玻璃层2的表主面，沿Z轴方 向延伸的长方形状电极，是通过对导电体膏进行丝网印刷及烧成而形成 的、厚度(X轴尺寸)约为15pm的银电极。其中，虽然各自的线路宽度 与分别导通的主面电极不同，但也可以相同。而且，这里，短路用侧面电 极IIA、 IIB间的间隙尺寸虽然与各自导通的主面电极的间隙尺寸相同， 但也可以不同。
该短路用侧面电极11A、 IIB分别使主面电极13A、 13B与接地电极 15导通。另夕卜，抽头连接用引出电极12A、 12B分别使主面电极13A、 13B 与端子电极16A、 16B导通。
相对于将上述主面电极13A、 13B、 14的电极厚度设为约6pm，将上 述短路用侧面电极IIA、 11B的电极厚度设为约15(im，使短路用侧面电 极11A、 IIB的电极厚度更厚。这是因为， 一般通过将产生电流集中的短 路端侧的部位的电极厚度设定得厚，来使电流分散，从而降低导体损耗。 根据该构成，芯片元件1成为插入损耗小的元件。
设置在电介质基板10的表主面的主面电极13A和主面电极13B，分 别是沿着右侧面、正面或背面延伸的近似L字形状的电极，分别与接地电 极15 —起构成一端开放、 一端短路的1/4波长谐振器。
在以下的说明中，将沿着主面电极13A和主面电极13B的右侧面延 伸的部位称作弯曲部18。而且，将沿着主面电极13A和主面电极13B的 正面或背面延伸的部位称作平行部19。主面电极13A和主面电极13B分 别在电介质基板10的右侧面中央附近的弯曲部18前端附近，与短路用侧 面电极11A、 IIB连接，分别借助短路用侧面电极IIA、 IIB与接地电极 15导通。并且，主面电极13A在平行部19与右侧面相接的位置，与抽头 连接用引出电极12A连接，借助抽头连接用引出电极12A与端子电极16A 导通。另外，主面电极13B也在平行部19与右侧面相接的位置，与抽头 连接用引出电极12B连接，借助抽头连接用引出电极12B与端子电极16B 导通。
在弯曲部18、平行部19的内角附近与弯曲部18的右侧面相接的边的 中央附近，形成有沿X轴方向延伸的电极非形成部分17。该电极非形成 部分17是用于使弯曲部18弯曲，增长主面电极13A和主面电极13B各 自的线路长度的构成，由此，可以实现谐振器长度的进一步延长。另外， 不一定必须设置该电极非形成部分17，假设如果在本实施方式的构成中没 有设置电极非形成部分17，则可以縮短l/4波长谐振器的谐振器长度，提 高谐振频率。相反，如果设置了更多的电极非形成部分，则可以增长1/4 波长谐振器的长度，降低谐振频率。
主面电极14是+X方向的边打开的近似C字形状的电极，由沿着左 侧面延伸的部分、从该部位的两端沿着主面电极13A和主面电极13B的 平行部19在+X方向延伸的部位、从这些部位的前端沿着主面电极13A 和主面电极13B的弯曲部18向内侧延伸的部位、和从这些的前端沿一X 方向延伸的部位构成。因此，该主面电极14与接地电极15—同构成了两 端开放的半波长谐振器。这样，由于将主面电极14形成为弯曲的形状， 所以，可以在有限的基板面积内增长半波长谐振器的谐振器长度。从而， 能够根据各部位的线路长度的调整，在极广阔的范围中设定半波长谐振器 的谐振器长度。
另，为了实现必要的频率特性，构成主面电极13A、 13B、 14的谐 振线路的线路宽度也被调整。这里，使主面电极14的线路宽度比主面电 极13A、 13B的线路宽度粗。由此，可以降低主面电极14的导体损耗。
从而，使得该电介质滤波器的插入损耗小。另外，本发明能够在不仅限于 上述线路宽度的情况下实施。
通过形成这样的主面电极13A、 13B、 14，将包含主面电极13A而构 成的带状线谐振器与端子电极16A抽头耦合。分别包含主面电极13A和 主面电极14A而构成的2个带状线谐振器相互交叉指型耦合，分别包含主 面电极13B和主面电极14而构成的2个带状线谐振器相互交叉指型耦合。 包含主面电极13B而构成的带状线谐振器与端子电极16B抽头耦合。并且， 分别包含主面电极13A和主面电极13B而构成的2个带状线谐振器，各 自的弯曲部18的前端和短路用侧面电极IIA、 UB靠近而进行跳跃耦合。
而且，根据主面电极13A的平行部19与主面电极14对置而产生的电 容、和主面电极13A的弯曲部18与主面电极14对置而产生的电容，来决 定主面电极13A与主面电极14的耦合量。这些电容由线路间的对置长度 和间隙尺寸决定。由于通过主面电极13A的弯曲部18与主面电极14对置 会产生电容，所以，即使在规定的基板面积以下，也能够获得极其强的耦 合。因此，容易将主面电极13A与主面电极14的耦合量设定为希望的量。
并且，根据主面电极13B的平行部19与主面电极14对置而产生的电 容、和主面电极13B的弯曲部18与主面电极14对置而产生的电容，来决 定主面电极13B与主面电极14的耦合量。这些电容由线路间的对置长度 和间隙尺寸决定。由于通过主面电极13B的弯曲部18与主面电极14对置 会产生电容，所以，即使在规定的基板面积以下，也能够获得极其强的耦 合。因此，容易将主面电极13B与主面电极14的耦合量设定为希望的量。
另外，根据主面电极13A的弯曲部18与主面电极13B的弯曲部18 对置而产生的电容、和短路用侧面电极UA、 IIB对置而产生的电容，来 决定主面电极13A与主面电极13B的跳跃耦合的耦合量。这些电容由线 路间的对置长度和间隙尺寸决定。因此，即使在规定的基板面积以下，也 能够获得极其强的耦合，容易将主面电极13A与主面电极13B的跳跃耦 合的耦合量设定为希望的量。
从而，该芯片元件构成具备三级谐振器的带通滤波器。不仅可获得基 于交叉指型耦合的强大耦合，而且，利用跳跃耦合特有的低频侧衰减极得 到了所希望的滤波特性。
接着，根据图3，对主面电极13A与主面电极13B各自的弯曲部18 间的间隙尺寸的设定带来的效果进行说明。
该图所示的曲线是对使芯片元件1的弯曲部18间的间隙尺寸不同的 各设定的衰减曲线进行模拟的结果，横轴表示频率，纵轴表示衰减量。图 中的实线表示将主面电极13A的弯曲部18与主面电极13B的弯曲部18 间(及短路用侧面电极IIA、 IIB间)的间隙尺寸设为200)am的构成中的 衰减曲线。而且，图中的虚线表示将主面电极13A的弯曲部18与主面电 极13B的弯曲部18间(及短路用侧面电极IIA、 11B间)的间隙尺寸设 为100pm的构成中的衰减曲线。并且，图中的单点划线表示将主面电极 13A的弯曲部18与主面电极13B的弯曲部18间(及短路用侧面电极IIA、 IIB间)的间隙尺寸设为60]am的构成中的衰减曲线。其中，由于通过减 小间隙尺寸来增长各谐振器长度，会相应地提高频率，所以，该模拟中将 频率向低的一方移动，使通频带与其衰减量一致。
根据各设定下的衰减曲线，其中，模拟所使用的各设定的芯片元件1 具备约5.6GHz 约7.0GHz的通频带。而且，对于模拟所使用的各设定的 芯片元件l而言，通频带的低频侧的衰减极的频率及衰减量不同，随着间 隙尺寸从200^im减小到60(im，可知衰减极的频率增高，逐渐靠近通频带， 衰减量逐渐减少。
这样，通过减小弯曲部间的间隙尺寸，可以使滤波器中的衰减极的频
率靠近通频带。因此，能够通过间隙尺寸的调整来实现衰减极的设定。因
此，根据本发明，可以构成将衰减极设定为希望频率的滤波器元件。
其中，除了弯曲部18间及短路用侧面电极11A与短路用侧面电极11B
间的间隙尺寸之外，通过调整它们的对置长度，可以起到上述的作用。即 使是同一间隙尺寸，通过增长对置长度，也可以增大弯曲部18间及短路 用侧面电极11A与短路用侧面电极11B间的电容，能够使滤波器的衰减 极的频率靠近通频带。
而且，在本实施方式及该模拟中，举例说明了间隙尺寸在弯曲部18 间及短路用侧面电极UA与短路用侧面电极11B间一定的情况，但也可 以构成为在弯曲部18间及短路用侧面电极UA与短路用侧面电极11B间 间隙尺寸不同。因此，例如，通过首先以规定的间隙尺寸形成短路用侧面
电极11A和短路用侧面电极11B,接着，基于切削等调整间隙尺寸，能够 调整跳跃耦合的耦合量。
接着，对芯片元件l的制造工序进行说明。
在图4所示的芯片元件1的制造工序中，
(51) 首先，准备在任何面都没有形成电极的电介质母基板。
(52) 接着，针对电介质母基板，向背主面侧丝网印刷导电体膏，经 过干燥、烧成，形成接地电极及端子电极。
(53) 然后，针对电介质母基板，向表主面侧印刷感光性导电体膏， 经过干燥、曝光、显影、烧成，通过光刻法形成各主面电极。
(54) 之后，向电介质母基板的表主面侧印刷玻璃膏，经过烧成，形 成透明玻璃层。
(55) 接着，向电介质母基板的表主面侧印刷含有无机颜料的玻璃膏， 经过烧成，形成遮光性玻璃层。
(56) 然后，利用切割机等从如上所述而构成的电介质母基板切割多 个芯片元件素体。在切割后对一部分的芯片元件素体的上面图案，进行电 气特性的预备测定。
(57) 之后，从切割的多个芯片元件素体中取出一个或少数的芯片元 件素体，进行短路用侧面电极的试验形成，选择能够获得希望的滤波特性 的、最佳短路用侧面电极的间隙尺寸。
(58) 选择通过向选取的芯片元件素体试验形成短路用侧面电极而获 得希望的滤波特性的间隙尺寸，然后，对同一基板批次的多个芯片元件素 体，以最佳的间隙尺寸向侧面印刷导电体膏，经过烧成，形成短路用侧面 电极。
根据上述的制造方法，在表主面形成了主面电极之后，可以通过向侧 面形成短路用侧面电极来调整滤波特性，从而能够可靠地得到所希望的滤 波特性。
另外，优选在S7所示的试验形成中，首先在短路用侧面电极IIA、 11B间的间隙部分也形成电极来测定滤波特性， 一边基于切削等逐渐扩大 间隙部分的宽度， 一边测定滤波特性，选择能够获得所希望的滤波特性的 间隙尺寸，在接下来的S8所示的正式形成的步骤中，以上述所选择的间 隙尺寸形成短路用侧面电极UA、 11B。
接着，根据图5，对本发明第二实施方式的芯片元件进行说明。该图 (A)是将本实施方式的芯片元件的电介质基板配置成表主面(+Z面) 朝上、正面(+Y面)朝左前方、右侧面(+X面)朝右前方的立体图。 而该图(B)是从该图(B)的状态开始以X轴为中心使电介质基板10旋 转180°，将背主面(一Z面)配置为朝上、将背面(一Y面)配置为朝左 前方、将右侧面(+X面)配置为朝右前方的立体图。
本实施方式的芯片元件与第一实施方式的芯片元件是近似相同的构 成，不同之处在于，在主面电极23A与主面电极23B的弯曲部间及短路 用侧面电极间，设置了耦合用电极27。根据该构成，可以使跳跃耦合比第 一实施方式的芯片元件更加强。
具体而言，分别含有主面电极23A和主面电极23B而构成的2个谐 振器相互耦合，在该2个谐振器之间，作为谐振模式产生了如在谐振线路 间的中央存在电壁那样的odd模式、和如在谐振线路间的中央存在磁壁那 样的even模式。在odd模式的情况下，2个谐振器被耦合用电极27短路。 另一方面，在even模式的情况下，2个带状线谐振器在耦合用电极27部 分被开放。因此，与even模式相比，odd模式的谐振器长度短，提高了频 率，由此，odd模式与even模式的谐振频率之差变大，可得到与交叉指型 耦合匹配的强跳跃耦合。
接着，根据图6对耦合用电极27的效果进行说明。
该图所示的曲线是对芯片元件的衰减曲线进行模拟的结果，横轴表示 频率，纵轴表示衰减量。图中的实线表示在不设置耦合用电极27的情况 下，将间隙尺寸设为20(Him的构成中的衰减曲线。而图中的双点划线表示 设置了耦合用电极27的构成中的衰减曲线。另外，由于通过设置耦合用 电极27使各谐振器长度增长，相应地提高了频率，所以，在该模拟中将 频率向低的一方移动，使滤波特性一致。
根据各设定下的衰减曲线，其中，模拟所使用的各设定的芯片元件1 具备约5.6GHz 约7.0GHz的通频带。而且，对于模拟所使用的各设定的 芯片元件l而言，通频带的低频侧衰减极的频率及衰减量不同，通过设置 耦合用电极27，衰减极的频率变得极高，极其靠近通频带。
这样，通过在弯曲部间设置耦合用电极27，可以使滤波器中的衰减极 的频率极其靠近通频带。
下面，根据图7对本发明第三实施方式的芯片元件进行说明。该图(A) 是将本实施方式的芯片元件的电介质基板配置成表主面(+Z面)朝上、 正面(+Y面)朝左前方、右侧面(+X面)朝右前方的立体图。而该图 (B)是从该图(B)的状态以Y轴为中心使电介质基板10旋转180。，将 背主面(一Z面)配置成朝上、将正面(+Y面)配置成朝向左前方、将 左侧面(一X面)配置成朝向右前方的立体图。
本实施方式的芯片元件构成五级滤波器，除了其输入输出级之外，在 其中的三级谐振器中使用了本发明的构成。这样，也可以针对三级以上的 多级滤波器采用本发明。
另外，在本实施方式中，还包括将在主面电极33A的短路端侧设置的 短路用侧面电极31A、和在主面电极33B的短路端侧设置的短路用侧面电 极31B，作为各自的弯曲部而使用的例子。
由短路用侧面电极31A、 31B对置而产生的电容，来决定基于主面电 极33A的谐振器与基于主面电极33B的谐振器的跳跃稱合的耦合量。该 电容可以根据短路用侧面电极31A、31B间的对置长度和间隙尺寸来决定。 因此，即使在规定的基板面积以下，也能够获得极其强的耦合，能够容易 地将分别基于主面电极33A和主面电极33B的谐振器间的跳跃耦合的耦 合量设定为希望的量。由此，可以利用跳跃耦合特有的低频侧衰减极，获 得所希望的滤波特性。
另外，上述各实施方式中的主面电极与短路用侧面电极的配置构成， 是与制品规格对应的构成，也可以是与制品规格对应的任意形状。而且， 带状线谐振器的级数不限定于上述的级数。本发明能够在上述构成之外的 构成中使用，可以采用各种各样的电路图案的形状。并且，可以将电介质 滤波器以外的各种构成配置到芯片元件内。
权利要求
1、一种电介质滤波器，具备接地电极，其设置在平板状的电介质基板的背面；多个主面电极，其设置在所述电介质基板的表面；以及输入输出端子，其与所述接地电极和各主面电极构成的谐振器中的任一个耦合；至少两个所述主面电极其一端经由在所述电介质基板的侧面设置的侧面电极与所述接地电极连接，且另一端开放，从而分别构成1/4波长谐振线路，至少一个所述主面电极使一端靠近所述1/4波长谐振线路中的一个并开放，使另一端靠近所述1/4波长谐振线路中的另一个并开放，从而构成半波长谐振线路，所述两个1/4波长谐振线路中的至少一个具有平行部，其与所述半波长谐振线路平行配置；和弯曲部，其从所述平行部开始弯曲，沿另一个1/4波长谐振线路的方向延伸，与所述另一个1/4波长谐振线路跳跃耦合。
2、 根据权利要求l所述的电介质滤波器，其特征在于， 所述弯曲部设置在所述电介质基板的表主面短路端侧， 将该弯曲部和所述接地电极连接的侧面电极，与使所述另一个1/4波长谐振线路和所述接地电极短路的所述侧面电极跳跃耦合。
3、 根据权利要求1或2所述的电介质滤波器，其特征在于， 所述半波长谐振线路具有与所述1/4波长谐振线路的所述平行部平行配置的部位、和与该1/4波长谐振线路的所述弯曲部平行配置的部位。
4、 根据权利要求1 3中任一项所述的电介质滤波器，其特征在于， 所述弯曲部具备使所述两个1/4波长谐振线路彼此导通的耦合用电极。
5、 根据权利要求1 4中任一项所述的电介质滤波器，其特征在于， 所述半波长谐振线路的线路宽度比所述2个1/4波长谐振线路各自的线路宽度粗。
6、 一种芯片元件，具备权利要求1 5中任一项所述的电介质滤波器 作为电路构成的一部分。
7、 根据权利要求6所述的芯片元件，其特征在于， 在所述电介质基板的表主面侧层叠有绝缘层。
8、 一种芯片元件制造方法，是权利要求6或7所述的芯片元件的制 造方法，包括-分割步骤，对在表主面形成有所述多个主面电极、在背主面形成有所 述接地电极的平板状的电介质母基板进行分割，形成多个芯片元件素体； 和侧面电极形成步骤，在通过所述分割步骤而形成的所述芯片元件素体 的侧面，从所述主面电极到所述接地电极印刷导电体膏，并进行干燥、烧 成，形成所述侧面电极。
9、 根据权利要求8所述的芯片元件制造方法，其特征在于，所述侧面电极形成步骤是下述步骤对从通过所述分割步骤形成的多 个芯片元件素体中选出的芯片元件素体，使所述2个1/4波长谐振线路的 侧面电极之间的间隙尺寸最佳化，然后，对所有所述多个芯片元件素体以 所述最佳化后的间隙尺寸形成所述侧面电极。
全文摘要
本发明提供一种电介质滤波器、芯片元件及芯片元件制造方法。芯片元件(1)是在平板状电介质基板(10)上设置有接地电极(15)和多个主面电极(13A、13B、14)的滤波器。主面电极(13A、13B)经由短路用侧面电极(11A、11B)与接地电极(15)连接，构成了1/4波长谐振线路。主面电极(14)配置在主面电极(13A、13B)之间，将两端开放，构成了半波长谐振线路。主面电极(13A、13B)分别具有与主面电极(14)平行地靠近配置的平行部(19)；和从平行部(19)弯曲，沿着另一方的主面电极(13B)、(13A)的方向延伸而进行跳跃耦合的弯曲部(18)。短路用侧面电极(11A)、(11B)都与弯曲部(18)跳跃耦合。
文档编号H01P11/00GK101361219SQ200780001550
公开日2009年2月4日 申请日期2007年6月26日 优先权日2006年9月28日
发明者加藤英幸, 广岛基晴, 竹井泰范 申请人:株式会社村田制作所