专利名称：对称mim电容器设计的制作方法
技术领域：
本发明总体上涉及电容器，更具体地，涉及用于具有对称极性特 性的电容器结构的方法和系统。
背景技术：
芯片上电容器是在硅半导体上制造的集成电路的关键部件。这些 电容器用于各种目的说明性的示例包括旁路和电容匹配以及耦合和
去耦。硅半导体芯片上的电容器结构的设计和实现可以依赖于一个或 多个对称结构的、目标电路质量和低寄生电阻性能特性。
更具体地，电容器结构可以分类为在两个区域中的一个中形成 (生产)线程前端(FEOL),或线程后端(BEOL)。在集成电路 制造线程中，FEOL传统上指的是直接改变半导体衬底或与之的直接 接触的早期工艺阶段；例如掺杂剂扩散和注入、栅极薄膜的溅射、氧 化、以及与这些相关的图案化步骤。相比之下，BEOL是用于互连和 通孔(平面互连之间的垂直互连)的金属化和用于电隔离的相关不导 电沉积和生长(例如聚合物、玻璃、氧化物、氮化物、以及氧氮化物)、 电介质(例如电容)、扩散阻挡层、以及机械钝化(特别是为了防止 电迁移和应力迁移造成的互连的失效)。FEOL和BEOL在转义意义 上指的是在相应阶段中制造的IC的层级。BEOL是金属化层(例如 四至十个之间)和相关的绝缘层，FEOL是其下面的所有部分——主 要是晶体管。
已知的是对于在FEOL中的芯片衬底上形成的半导体芯片电容 器元件使用金属氧化物硅(MOS)电容器或MOSCAP。但是， MOSCAP电容器在集成电路(IC)中通常需要大的芯片区域占地区 (footprint)。因此，设计要求通常导致用于MOSCAP电容器结构(real estate )，导致高生产成本和对于其它电路结构来说降低的半导 体芯片区域可用性。此外，已知半导体电路闲置模式(idle mode)期 间的电流漏泄导致增加的功率消耗。硅半导体芯片电容器结构因此而 通常需要大的MOSCAP电容器结构以避免电流漏泄问题。
由于IC的生产成本通常与所需的有效面积成比例，所以希望的 是通过缩小MOSCAP结构所需的占地区来降低IC芯片成本。由此， 用于缩小FEOL MOSCAP占地区的一种可能技术是在与FEOL MOSCAP电路联通的BEOL中形成附加电容器结构，优选地在引起 相对较小的FEOL MOSCAP占地区的同时增大整个FEOL/BEOL电 容器结构的电容。
BEOL中一般利用的两类电容器是相对于芯片衬底114在图1 中示意地示出的金属-绝缘体-金属电容器(MIMCAP) 100，和图2 中示意地示出的垂直原生电容器(Vertical Native Capacitor) (VNCAP)200。(为图示的简单起见，省略了 FEOL结构。)MIMCAP 100包括第一极板110和第二极板112，每个极板分别具有连接器或 端口 116、 118，有介电材料120放置在极板110、 112之间以便使该 电容性结构完整。VNCAP 200也包括第一极板210和第二极板212, 每个极板分別具有连接器或端口 216、 218，有介电材料220放置在极 板210、 212之间以便使该电容性结构完整。重要的是衬底占地区130 上方的MIMCAP 100极板110、 112的横向布置引起各个极板110、 112的不对称的寄生电容，而大体上平行的VNCAP 200极板210、 212 的垂直布置分别使平行的极板占地区230、 232突出，引起对称的寄 生极板210、 212电容特性。
MIMCAP 100和VNCAP 200的每一个提供明显不同的电路行 为，并且在某些BEOL应用中， 一个或多个MIMCAP 100与一个或 多个VNCAP 200的组合可能是优选的。但是，MIMCAP 100极板110、 112的不对称寄生电容产生端口端子116、 118的极性。 一方面，使用 端口 116作为输入端口和端口 118作为输出端口的电路引起不同的等效电路行为。另一方面，极性差异可以使MIMCAP 100成为单向器 件。而且不正确的极性使用可以导致电路性能降低。由于必须花费额 外的设计时间来区别输入和输出极性，因此解决此类极性问题导致电 路设计无效率。
在很多情况中，单个芯片衬底上需要多个MIMCAP电容器，每 个均具有相同的本征电容值。在其中电容器接近衬底的结构中，对于 内电路设计，不能充分地控制最接近村底的底部极板之间的可变非本 征电容，因为可能无法精确地预测非本征电容的值。因此，在其中将 最接近衬底的所有极板连接在一起并将距离衬底最远的所有极板连 接在一起的传统现有技术实践中，在另外单独地等效的电容器中有效 地产生发散的电容值。
对于并入MIMCAP 100和VNCAP 220两者的高密度芯片上 BEOL电容器结构出现了附加的问题，因为必须提供VNCAP 200与 MIMCAP 100部件之间的并联以适应端口端子116、 118的不同极性， 并且形成这样的并联呈现出对合成的复合MIMCAP 100/VNCAP 200 BEOL结构的结构性限制，该结构性限制减小了可能的芯片实际面积 效率。这还存在提供由多个VNCAP和MIMCAP产生的对称BEOL 电容器结构方面的其它困难。
需要的是用于能够实现BEOL应用中横向MIMCAP电容器的有 效合并的系统和方法。因此，希望的是开发一种技术以便向衬底上多 个MIMCAP电容器中的每一个提供相对于衬底的对称。
发明内容
一方面，提供了安装在半导体芯片上的电容电路組件，和用于制 造该电容电路组件的方法，其包括接近于衬底来安装的至少两个电容 器，其中，每个电容器具有横向下导电极板，其安装得接近衬底至足 以具有大于上极板非本征电容的非本征电容。下极板的一半和上极板 的一半连接到第一端口，上极板和下极板的剩余的一半连接到第二端 口，第一和第二端口具有与下极板的大约相等的非本征电容。另一方面，所述至少两个电容器包括金属-绝缘体-金属电容器， 并且电容电路组件位于线程后端半导体电容器电路中。
另 一方面，所述衬底进一步包括限定衬底占地区的线程前端电容 器，并且所述至少两个电容器电连接到线程前端电容器并布置在线程 前端电容器占地区内的衬底之上。
另一方面，所述至少两个电容器是至少四个电容器。再一方面， 所述至少四个电容器排列为大体上平行于衬底的矩形阵列。
另一方面，垂直原生电容器电连接到至少两个电容器并布置在线 程前端电容器占地区内的衬底之上。
另一方面，第一和第二极板由相同的材料形成。再一方面，所述
极板是金属或多晶硅，和/或所述介电材料具有大于约4 (er > 4)的 磁导率值。
图1和2是用于在衬底上安装电容器的两种技术的示意性立体
图3示出相对于村底的MIM电容器的示意性立体图； 图4示出两个MIM电容器相对于衬底的传统现有技术连接的示 意性立体图5示出根据本发明的两个MIM电容器相对于衬底的连接的示 意性立体图6示出四个MIM电容器相对于衬底的传统现有技术连接的示 意性立体图7示出根据本发明的四个MIM电容器相对于衬底的连接的示 意性立体图8是VNCAP元件的立体图9示出根据本发明的两个MIM电容器与VNCAP的连接的示 意性立体图10示出四个MIM电容器相对于衬底的传统现有技术连接的示意性立体图；以及
图11示出根据本发明的相对于衬底的对称电容器结构的顶视平面图。
具体实施例方式
图3示出适合于本发明使用的单个不对称BEOL MIMCAP 300 的示例，其具有相对于衬底314横向布置并分别具有连接器或端口 316、 318的顶部极板310和底部极板320。放置在极板310、 320之 间的介电材料315使相对于FEOL衬底314横向极板布置的电容性结 构完整。(为图示的简单起见，省略了其它FEOL结构)
衬底314按照惯例由作为电介质的硅形成。优选地，介电材料 315具有大于约4(er>4)的磁导率值。应理解的是根据需要和工艺， 极板310、 320可以由按照惯例由诸如多晶硅或铜或其它导电材料的 相同材料形成，也可以被能够用于电容器的不同材料形成。
两个导电电容性极板310、 320安装得接近衬底314至足以具有 非本征或寄生电容，其分别用非本征电容值324、 322以图表形式来 表示。底部极板320与底部极板占地区340内限定的衬底314之间的 非本征电容值322大于极板310与顶部极板占地区350内限定的衬底 314之间的非本征电容值324，这个差引起如上所述的端口 316、 318 极性不同。
现在参照图4，在两个端口端子之间的传统并联电路结构400中 示出了一对MIMCAP 408、 409，其中，端口 1 410连接到分别位于 连接器402、 403处的底部极板432、 434;并且端口 2 420连接到分 别位于连接器405、 406处的顶部极板442、 444。底部极板432、 434 分别形成寄生非本征电容器452、 454，有FEOL衬底放置在下方(为 图示的简明起见未示出，但如上文关于图l和3所述的)。如图4(b) 的示意表示所示，并联电路结构400是不对称的，因为寄生非本征电 容器452、 454两者均相应地连接到端口 1410，并且没有寄生非本征 电容器连接到端口 2 420。一方面，提供了对称的多MIMCAP电容器设计，其消除各个不 对称MIMCAP的相对于FEOL芯片衬底4黄向定位的顶部和底部极板 之间的其非本征/寄生电容差。例如，图5示出两个端口端子之间的新 型交叉耦合并联电路结构500中的一对MIMCAP 408、 409，其中'， 端口 1 410连接到连接器512处的MIMCAP 408底部极板432和连接 器513处的MIMCAP 409顶部极板444;并且端口 2 420连接到连接 器515处的MIMCAP 408顶部极板442和连接器516处的MIMCAP 409底部极板434。再次地，底部极板432、 434分别形成等效的寄生 非本征电容器452、 454，有FEOL衬底布置在下方(为图示的简明 起见未示出，但如上文关于图1、 3和4所述的)。如图5 (b)的示 意表示所示，交叉耦合并联电路结构500是对称的，因为寄生非本征 电容器452相应地连接到端口 1 410,并且寄生非本征电容器454连 接到端口 2 620。
另一方面，可以以交叉耦合并联电路结构布置超过两个的 MIMCAP以便提供对称的BEOL MIM结构；重要的是在两个电路端 口之间均匀地分配穿过衬底附近而产生的寄生非本征电容器以便防 止端口极性化。例如，图6示出另一个传统多电容器MIM结构600， 其中，在第一端口 630与第二端口 632之间以并联电路结构布置四个 MIMCAP 624，其中，所有上部极板610通过连接器630连接在一起， 更接近于芯片衬底614的所有底部极板612通过连接器632连接在一 起(应理解的是衬底614可以是一个连续的衬底元件，并且该衬底以 离散的矩形截面614示出以便使图示简单明了。)这样，没有对每 个MIMCAP 624的非本征电容的改变和端子630与632之间的极性 结果作出规定。
另一方面，图7示出根据本发明的具有四个MIM电容器624的 替换电路结构相对于衬底614的示意性立体图。更具体地，上部极板 610的一半通过第一端口连接器736而连接到底部极板612的一半， 并且顶部极板610的另 一半通过第二端口连接器738而连接到底部极 板612的另一半。这获得了相对于衬底614的对称电容器电路700的设计，由此，如上文中关于图5同样地讨论的，将寄生电容均匀地分 配到第一端口 7:56和第二端口 738中的每一个。这样，本发明使得能 够实现具有多个MIMCAP 624的复合对称BEOL电路700，其提供 了具有类似的总体占地区的不对称MIMCAP BEOL电路(诸如图3 的MIMCAP 300 )上改善的品质因数性能。
另一方面，本发明还具有在并入其它类型电容器的多个 MIMCAP结构中的应用。例如，理想的是在BEOL芯片应用中并入 VNCAP。图8提供了 VNCAP 800的立体图，其示出在某些BEOL 电容器应用中希望的平行金属板和复合电容结构。VNCAP 800由三 组逐渐增大的金属层限定。第一底部组860的四个金属层(Ml至M4) 每个均被绝缘(或介电)材料层(V1至V3)隔开，总体上第一金属 层M1与FEOL电路结构电路连接，说明性地包括MOSCAP结构(未 示出)。第二中间组的较大金属层862 (M5和M6，分别为第五和第 六金属层)安装在第一组的层860上并被介电材料层V4相互隔开。 最后，第三最大顶部组864的金属层(M7和M8、分别为第七和第八 金属层)安装在第二金属层组862的顶部并被介电材料层V7相互隔 开。
另一方面，三个VNCAP金属层级860、 862和864中的每一个 进一步包括平行的符号为"-，，和符号为"+"的金属板。更具体地， VNCAP第一层级860金属层Ml至M4每一个进一步包括多个符号 为"+"的金属板820,其与多个符号为"-"的金属板822的关系为交替 的水平平行关系。VNCAP第二中间层级862金属层M5和M6每一 个进一步包括多个符号为"+"的金属板830，其与多个符号为"-"金属 板832的关系为交替的水平平行关系。而且，VNCAP第三顶层级864 金属层M7和M8均进一步包括多个符号为"+"的金属板840，其与多 个符号为"-"金属板842的关系为交替的水平平行关系。
VNCAP可以在比用其它电容器结构可以实践的更小的占地区上 的BEOL应用中提供优越的电容容量。另一方面，三个尺寸渐扩的 VNCAP 800底部860、中间862和顶部864各金属层每个分别限定了具有离散电容值Q1 (CI) 、 Q2 (C2)和Q3 ( C3 )的电容器区域。 这样，如对于本领域的技术人员来说显而易见的，VNCAP 800还通 过使能够实现小占地区内的多个离散Q元件来提供整个FEOL/BEOL 电路结构中对于改善Q品质因数性能的BEOL应用中的附加优点。
因此，在本发明的另一方面，图9示出根据本发明的对称的多个 电容器BEOL电路结构900的示意性立体图。更具体地，第一和第二 MIM电容器920、 924与图8的VNCAP 800进行交叉耦合并联电路 连接。(为简明起见，从图9中所示的视图中省略了 VNCAP 800中 间金属层862 )。端口 l端子901因此与第一MIMCAP 920上部极板 902处于电路连接909,与第二 MIMCAP 924底部极板904处于电路 连接922，并且通过端子802与正"+"VNCAP 800电容器极板连接(如 上文中关于图8所述的)。端口 2端子902与第二 MIMCAP 924上 部极板卯3处于电路连接907,与第一 MIMCAP 920底部极板901处 于电路连接902，并且通过端子801与负"-"VNCAP 800电容器极板 连接。
虽然相对于指定电容器分組内的特定数目的金属层以及全部的 金属层总数描述了本VNCAP示例，但应理解的是此处所迷的本发明 不限于具体的示范性实施方案。将轻易地显而易见的是可以在此处的 教导内在VNCAP内实践更多或更少个金属层，并且本领域的技术人 员可以轻易地用不同金属层数目和组合形成替换实施方案。
另一方面，还可以用其它多个MIMCAP结构实践本发明。图10 示出传统的矩形阵列多电容器MIM结构1000的示意性立体图，其中， 在第一端口 1002与第二端口 1004之间以并联电路结构布置了具有上 部极板1010、下部极板1012及其之间的介电层1020的四个MIMCAP 1030。这类阵列可以提供包括在BEOL应用中提供相对于其它单 MIMCAP或多MIMCAP阵列的改善的Q因数值在内的诸优点。但 是，如上所述，所述四个MIMCAP 1030每个均在其底部极板1012 处具有比在其上部极板1010处更大的相对于衬底1014的寄生电容 值。在此传统电路结构中，所有上部极板1010连接到第一端口 1002,并且更接近芯片衬底10H的所有底部极板1012连接到第二端口 1004。(再次地，应理解的是衬底1014可以是一个连续的衬底元件， 并且该衬底以离散的矩形截面1014示出以便使图示简单明了。)这 样，如上所述，没有对每个MIMCAP 1030每一个的非本征电容的改 变和端子1002与1004之间的极性结果作出规定。修正极性、或者在 电路设计中将极性考虑在内相对于在端口 1002、 1004之间不存在极 性的结构构成许多缺点。
因此，另一方面，图11提供根据本发明的对称的矩形阵列多电 容器MIM结构的顶^L平面图。四个MIMCAP 1030布置在第一端口 1132与第二端口 1138之间的并联电路结构中，其中，上部极板IOIO 的一半通过端口连接器110和端口电路布线1112而连接到相邻 MIMCAP 1030中的底部极板1012的一半，并且顶部极板1010的另 一半通过连接器110和端口电路布线1112而连接到相邻MIMCAP 1030中的底部极板1012的另一半。这导致相对于衬底1014的对称的 电容器电路1100设计，由此，如上所述，将寄生电容均匀地分配到 第一端口 1136和第二端口 1138的每一个。
虽然本文中已描述了本发明的优选实施方案，但可以进行设计上 的修改，此类修改对于电容器领域的技术人员以及其它领域的技术人 员来说将是显而易见的。例如，应理解的是本发明不限于到目前为止 所述的MIMCAP和VNCAP的具体数据和布置，并且本发明可以对 包括多于四个的MIM电容的电路结构起作用。
权利要求
1.一种安装在半导体芯片上的电容电路组件，其包括芯片衬底；接近于衬底安装的至少两个电容器；其中，每个电容器具有被介电材料隔开的第一和第二导电极板；其中，每个第二导电极板安装得平面地接近所述衬底至足以具有大于每个第一导电极板的非本征电容的与所述衬底之间的第二极板非本征电容；所述第一极板的一半和所述第二极板的一半通过第一端口电路而连接到第一端口，其中，第一端口具有来自于所述第二极板的一半的第一端口复合非本征电容；以及所述第一极板的剩余的一半和所述第二极板的剩余的一半通过第二端口电路而连接到第二端口，其中，第二端口具有来自于所述第二极板的剩余的一半的第二端口复合非本征电容，第二端口复合非本征电容大约等于第一端口复合非本征电容。
2. 权利要求l的结构，其中，所述至少两个电容器是金属-绝缘 体-金属电容器，并且所述电容电路组件位于线程后端半导体电容器电 路中。
3. 权利要求2的结构，其中，所述村底进一步包括具有第一和 第二端子的线程前端电容器，所述线程前端电容器限定衬底占地区；其中，所述第一端口电连接到线程前端电容器结构第一端子，并 且第二端口电连接到线程前端电容器结构第二端子；以及其中，所述至少两个电容器布置在线程前端电容器占地区内的衬底上。
4. 权利要求3的结构，其中，所述至少两个电容器是至少四个电容器。
5. 权利要求4的结构，其中，所述至少四个电容器排列为大体 上平行于衬底的矩形阵列。
6. 权利要求3的结构，其进一步包括布置在线程前端电容器占 地区内的衬底上并具有第一和第二端子的垂直原生电容器，其中，第 一端口电连接到垂直原生电容器第一端子，并且第二端口电连接到垂 直原生电容器第二端子。
7. 权利要求1的结构，其中，第一和第二极板中的每一个由相 同的材料形成。
8. 权利要求7的结构，其中，所述极板是金属或多晶硅。
9. 权利要求7的结构，其中，所述介电材料具有大于约4 (er> 4)的^兹导率值。
10. —种用于形成半导体芯片电容电路的方法，其包括步骤 形成线程前端衬底结构；接近于衬底来安装至少两个电容器，其中，每个电容器具有被介 电材料隔开的第一和第二导电极板，并且其中，每个第二导电极板安 装得平面地接近所述衬底至足以具有大于每个第一导电极板的非本 征电容的与所述衬底之间的第二极板非本征电容；通过第一端口电路将所述第一极板的一半和所述第二极板的一半连接到第一端口，其中，第一端口具有来自于所述第二极板的一半 的第一端口复合非本征电容；以及通过第二端口电路将所述第一极板的剩余的一半和所迷第二极 板的剩余的一半连接到第二端口，其中，第二端口具有来自于所述第二极板的剩余的一半的第二端口复合非本征电容，第二端口复合非本 征电容大约等于第一端口复合非本征电容。
11. 权利要求10方法，其中所述至少两个电容器是金属-绝缘体-金属电容器，其进一步包括将所述至少两个电容器置于线程后端半导 体电容器电路中的步骤。
12. 权利要求ll的方法，其进一步包括步骤 在衬底中提供具有第一和第二端子的线程前端电容器； 线程前端电容器限定衬底占地区； 将第一端口电连接到线程前端电容器结构第一端子； 将第二端口电连接到线程前端电容器结构第二端子；以及将所述至少两个电容器布置在线程前端电容器占地区内的衬底上。
13. 权利要求12的方法，其中，所述至少两个电容器是至少四 个电容器。
14. 权利要求13的方法，其进一步包括将所述至少四个电容器 布置为大体上平行于衬底的矩形阵列的步骤。
15. 权利要求12的方法，其进一步包括步骤 将垂直原生电容器布置在线程前端电容器占地区内的衬底上，该垂直原生电容器具有第一和第二端子；将第一端口电连接到垂直原生电容器第一端子；以及 将第二端口电连接到垂直原生电容器第二端子；以及
16. 权利要求10的方法，其中，第一和第二极板中的每一个由相同的材料形成。
17. 权利要求16的方法，其中，所述极板是金属或多晶硅。
18. 权利要求16的方法，其中，所述介电材料具有大于约4 (er >4)的磁导率值。
19. 一种半导体电路结构，其包括芯片衬底，其包括具有第 一和第二端子的线程前端金属氧化硅电 容器，该金属氧化硅电容器限定线程前端电容器占地区；至少两个线程后端金属-绝缘体-金属电容器，其电连接到线程前 端电容器结构并安装得接近于衬底并在所述线程前端电容器占地区 上方，其中金属-绝缘体-金属底部导电极板安装得平面地接近所述衬 底至足以具有大于金属-绝缘体-金属顶部导电极板非本征电容的与所 述衬底之间的底部极板非本征电容；所述顶部极板的一半和所述底部极板的一半通过第一端口电路 而连接到第一端口，其中，第一端口具有来自于所述底部极板的一半 的第一端口复合非本征电容；以及所述顶部极板的剩余的一半和所述底部极板的剩余的一半通过 第二端口电路而连接到第二端口，其中，第二端口具有来自于所述底部极板的剩余的一半的第二端口复合非本征电容，第二端口复合非本 征电容大约等于第一端口复合非本征电容。
全文摘要
本发明提供了半导体芯片电容电路和方法，其包括接近于衬底来安装的至少两个电容器，其中，每个电容器具有横向下导电极板，其接近于衬底而安装至足以具有大于顶部极板非本征电容的非本征电容。下极板的一半和上极板的一半连接到第一端口，上极板和下极板的剩余的一半连接到第二端口，第一和第二端口具有与下极板的大约相等的非本征电容。一方面，所述衬底包括限定衬底占地区的线程前端电容器，并且所述至少两个电容器是布置在所述占地区上的后端前金属-绝缘体-金属电容器。另一方面，所述至少两个电容器是排列为大体上平行于所述衬底的矩形阵列的至少四个电容器。
文档编号H01L23/52GK101410942SQ200780010765
公开日2009年4月15日 申请日期2007年4月3日 优先权日2006年5月18日
发明者J-O·普鲁查特, R·特兹辛斯基, 赵忠衍, 金文柱, 金钟海 申请人:国际商业机器公司