专利名称：在其中具有扩大部分的沟槽隔离结构的制作方法
在其中具有扩大部分的沟槽隔离结构
背景技术：
发明领域:本发明的一个实施例涉及集成电路制造。具体 地，本发明的实施例涉及在集成电路元件之间提供隔离结构。技术发展水平微电子集成电路由化学及物理地形成的电 路元件在诸如硅晶圆的微电子衬底中和其之上形成。这些电路元件一 般是导电的，并可为不同的导电类型。因此，当形成这种电路元件时， 必需将它们彼此电气地隔离，其中通过离散的电气轨迹实现隔离的电 路元件之间的电气连通。在集成电路制造中所使用的 一种隔离方案是浅沟槽隔离 (STI),其中绝缘体填充的浅沟槽将相邻的电路元件(例如晶体管)电气 地隔离。本领域技术人员将理解，例如对于0.25微米及更小的形貌结 构，STI是优选的隔离结构。如
图11中所示，为了形成STI结构，提供了诸如含硅衬 底的微电子村底202。该微电子衬底202可具有形成在其上的垫氧化 物(pad oxide)204和停止层206，该垫氧化物204可用在后续晶体管的 制造中，而诸如硅氮化物的停止层206用在后续的加工步骤中。如图 12中所示，在一十底202中穿过垫氧化物204和停止层206形成通道或 沟槽208。该沟槽208可由本领域任何已知的技术制成，包括但不限 于光刻，离子铣削和激光消融。如图13中所示，然后在沟槽208中(见图12)形成沟槽侧 壁间隔212。该沟槽侧壁间隔212可由本领域/f壬何已知技术形成，包 括^a不限于物理气相沉积、化学气相沉积以及原子层沉积。当^L电子 村底202中包含硅时，可通过如下方式形成沟槽侧壁间隔212:在存 在氧的情况下加热该微电子村底202，使得一层硅氧化物形成为该沟
4槽侧壁间隔212。如图14中所示，沟槽208(见图12)大体上被绝缘材料214 所填充。如图15所示，然后例如通过蚀刻或由化学才几;喊抛光产生的 平坦化将任何不存在于沟槽208(见图12)中的绝缘材料214移除。如 果使用了化学机械抛光，停止层206充当障碍层和/或硬止动层，或如 果使用了蚀刻，则充当腐蚀停止层。如图16所示，然后移除停止层 206以形成隔离结构218，其中垫氧化物204充当停止层。注意停止 层206的移除也移除了超出微电子衬底202的大部分绝缘材料214。更高的性能，更低的成本，集成电路元件增加的小型化， 以及集成电路更大的封装密度，这些是微电子行业现行的目标。当达 成这些目标时，微电子元件变得更小，其包括减小沟槽208的平均宽 度222(见图17)。尽管从性能和成本方面而言减小沟槽宽度222是所 需的，但这会导致深宽比(沟槽深度224比沟槽宽度222)变得太高并引 入不可预料的隔离空腔，如图17所示。这些空腔226在图13的加工 步骤之后在绝缘材料214的沉积期间形成。此外，对于每一代而言正 变得越来越重要的窄Z晶体管(narrow-Z transistor),如果沟槽被做得 更小并且对晶体管扩散使用更多的基板面(real estate),则该窄Z晶体 管显示出明显更好的性能。如图18所示，然后例如通过蚀刻或由化学机械抛光产生 的平坦化将任何不存在于沟槽208中的绝缘材料214移除。停止层206 充当障碍层和/或硬止动层。然后移除停止层206以形成隔离结构228， 如图19所示。注意停止层206的移除也移除了超出微电子衬底202 的大部分绝缘材料214。通常如图20中所示，沟槽208(见图17)的深宽比越高， 形成空腔226的趋势越强(在图20中该深宽比从左向右降低)。如本领 域技术人员将会理解的，增加沟槽侧面的角度具有相同的效果(即，侧 壁越垂直，该沟槽越倾向于在绝缘材料中形成空腔)。当然，可以理解 如果沟槽深度224与沟槽宽度222成比例地减小，则可以防止这样的空腔226。但是，减小沟槽深度224会导致过多的绝缘电流泄漏。
如图21中所示，在绝缘材料214的沉积期间或后续加工期间，隔离结构228中的空腔226会露出表面(即，在绝缘材料214中形成开口)。如本领域技术人员将会理解的，这会导致对于后续加工步骤不平整的表面形貌结构，并且如杲导电材料填充该空腔226的话，会导致晶体管节点之间的短路。
因此，如果开发出这样的沟槽结构，其在减少或大体上消除在沟槽隔离结构的表面形成空腔的同时提供减小的沟槽宽度，并且还提供必需的电气绝缘，这将是有利的。附图简述
尽管本说明书以特别指出并清楚要求那些被认为是本发 明的内容的权利要求来结束，但是当结合附图阅读本发明的如下描述 时，将更麥易确定本发明的优点，在附图中
图1显示了根据本发明具有形成在其上的垫氧化物和停 止层的微电子衬底的侧面剖视图2显示了根据本发明形成在图l的微电子村底中的沟槽 的侧面剖—见图3显示了根据本发明形成在图2的沟槽中的沟槽侧壁间 隔的侧面剖3见图4显示了才艮据本发明紧靠沟槽底部的沟槽侧壁间隔的 一部分已经被移除以暴露微电子衬底的侧面剖视图。
图5显示了根据本发明形成在图4的微电子村底中的腔室 的侧面剖—见图6显示了才艮据本发明穿过图4的沟槽侧壁层中的开口形 成在微电子衬底中的腔室的显微图片的侧面剖视图7显示了根据本发明用绝缘材料填充图5的沟槽的侧面 剖视图8显示了根据本发明从停止层移除绝缘材料的侧面剖 视图；图9显示了根据本发明移除停止层到垫氧化物，从而形成 隔离结构的侧面剖-见图；图10显示了根据本发明在其腔室区域内具有空腔的隔离 结构的侧面剖^L图；图11显示了如现有技术已知的具有形成在其上的垫氧化 物和停止层的微电子衬底的侧面剖视图；图12显示了如现有技术已知的形成在图ll的微电子衬底 中的沟槽的侧面剖一见图；图13显示了如现有技术已知的形成在图12的沟槽中的沟 槽侧壁间隔的侧面剖碎见图；图14显示了如现有技术已知的用绝缘材料填充图13的沟 槽的侧面剖一见图；图15显示了如现有技术已知的从停止层移除绝缘材料的 侧面剖3见图；图16显示了如现有技术已知的移除停止层到垫氧化物， /人而形成隔离结构的侧面剖一见图；图17显示了如现有技术已知的用绝缘材料填充图13的沟 槽，以及形成在该绝缘材料中的空腔的侧面剖岸见图；图18显示了如现有技术已知的从停止层移除绝缘材料的 侧面剖4见图；图19显示了如现有技术已知的移除停止层到垫氧化物， /人而形成隔离结构的侧面剖#见图；图20是如现有技术已知的具有多个深宽比的由绝缘材料 填充的沟槽的显孩i照片的侧面剖视图；和图21是如现有技术已知的在绝缘材料中形成开口的空腔 的侧面剖;f见图。所示实施例的详细说明在以下详细描述中，通过图示的方式参考了附图，附图显
示了可在其中实施本发明的具体实施例。对这些实施例以足够的细节 进行了描述以使本领域技术人员能够实施本发明。应该懂得尽管本发 明的各种实施例是不同的，但不一定是相互排斥的。例如，本文联系 一个实施例而描述的具体的特征、结构或特性可在其它实施例中实施 而不背离本发明的精神和范围。此外，应该理解可修改各公开实施例
中的单个元件的位置或排列而不背离本发明的精神和范围。因此，以 下详细描述不应被理解为限制意义，并且本发明的范围仅由适当解释 的所附权利要求、以及权利要求所授权的等同物的整个范围所限定。
在附图中，贯穿若干^L图，相似的标号指相同或相似的功能性。
件的隔离结构，其中该隔离结构的设计减少或大体上消除了在隔离结 构的绝缘材料中形成表面空腔。通过提供大体上与其开口相对的沟槽 结构的腔室或扩大部分，减少或避免了表面空腔。如图1所示，为了形成隔离结构，提供了微电子衬底102, 其可包括诸如硅，硅绝缘体，锗，.铟锑化物，铅碲化物，铟砷化物， 铟磷化物，镓砷化物或镓锑化物。虽然此处描述了可用)来形成微电子 衬底102的若干材料示例，但可用作基础来在其上构造微电子器件的 任何材料均落入本发明的精神和范围之内。该微电子衬底102可具有 形成在其上的垫氧化物104和停止层106,该垫氧化物204可用在后 续的晶体管制造中，而诸如硅氮化物的停止层206用在后续的加工步 骤中。如图2中所示，在孩支电子衬底102中穿过垫氧化物104和 停止层106形成通道或沟槽108。该沟槽108包括至少一个侧壁112 和底部114(其面对微电子衬底102中的沟槽的开口 116)。该沟槽108 可由本领域任何已知的技术制成，包括但不限于各向同性光刻、离子 4先削和激光消融。
如图3中所示，然后在该沟槽108中大体上紧靠该沟槽侧 壁112和沟槽底部114形成沟槽侧壁间隔122。该沟槽侧壁间隔122 可由任何已知技术形成，包括但不限于物理气相沉积、化学气相沉积， 以及原子层沉积。当微电子衬底102中包含硅时，可通过如下方式形 成沟槽侧壁间隔122:在存在氧的情况下加热该微电子衬底102,使 得一层硅氧化物形成为该沟槽侧壁间隔122(仅紧靠沟槽侧壁112和沟 槽底部114)。
如图4所示，然后大体上移除紧靠该沟槽底部114的该沟 槽侧壁间隔122的一部分，以暴露微电子衬底102。沟槽侧壁间隔122 的该部分可通过本领域任何已知的方法移除，优选为各向异性蚀刻。 如本领域技术人员将理解的，例如在沟槽侧壁间隔122包括硅氧化物 的情况下，该蚀刻可为采用至少一种含碳氟化物气体作为蚀刻前驱物 才才并牛(precursor material)的等离子蚀刻。
然后蚀刻沟槽108内微电子衬底102的暴露部分以在微电 子村底102中形成腔室132，如图5和图6中所示。剩余的沟槽侧壁 间隔122保护沟槽侧壁112，使得由沟槽底部114形成腔室132。沟 槽108和腔室132以下将合称为扩大的底部沟槽140。扩大的底部沟 槽140的腔室132优选地具有和沟槽开口 116相对的大体上弓形的部 分134。在一个实施例中，腔室宽度136大于沟槽底部宽度138。
如本领域技术人员已知的，利用含硅的微电子衬底102， 可使用选择性的各向同性硅蚀刻(例如选择性湿法蚀刻或用NF3或SF6 作为前驱物的等离子蚀刻)来形成该腔室132。在如图6中所示的一个 实施例中，通过如下方式完成该蚀刻在室温下用带有SFe的各向同 性等离子蚀刻来进行最初的氧化物穿透蚀刻，并随后同样在室温下用 带有NF3的等离子蚀刻形成该大体上弓形的部分134。
如图7中所示，沟槽108(见图5)大体上被诸如二氧化硅 的绝缘材料142所填充。在一个实施例中，在大约750摄氏度下用硅 烷(SiH4)和氧气(02)进行高密度等离子化学气相沉积来形成二氧化硅(Si02)以沉积出绝缘材料。高密度等离子化学气相沉积是同步的沉积 和-减射过程，这允许有效的填充，因为材料由沉积过程积聚在结构边 角周围，而溅射过程石皮坏该积聚。腔室132的大体上弓形的部分134允许绝缘材料140以大 体上V形或U形的截面轮廓从该大体上弓形的部分134开始填充直到 沟槽开口 116(见图5)，这降低或大体上消除了形成空腔的可能性。同 样地，如本领域技术人员将会理解的，这允许在沟槽开口 116处有小 的沟槽宽度，这又允许在微电子村底102上有更大的可用面积用作后 续制造的晶体管的有效面积。如图8中所示，然后例如通过蚀刻或由化学4几械抛光产生 的平坦化将任何不存在于扩大的底部沟槽140(见图5)中的绝缘材料 142移除。如果使用了化学机械抛光，停止层106充当障碍层和/或硬 止动层，或如果使用了蚀刻，则充当蚀刻停止层。如图9所示，然后 移除停止层106以形成隔离结构150,其中垫氧化物104充当停止层。 注意停止层106的移除可能也大体上移除了超出微电子衬底102的第 一表面144的大部分绝缘材料136。此外，如图10中所示，该扩大的底部沟槽140的腔室132 倾向于在存在于该腔室132内的绝缘材料142内引入空腔146。这些 空腔146以受控的形式产生，并可降低由该隔离在硅扩散区上产生的 不期望有的压缩应力。如本领域技术人员将会理解的，来自该隔离结 构140的较小的压缩应力会导致晶体管对NMOS(x和y方向)及 PMOS(y方向)器件均具有较高的迁移率，这转化成较高的转换速度。 所引入的空腔146是可以接受的，因为它们距微电子村底的第一表面 144相对较远，并且因此将不会有如前所述的出现在表面并产生与形 貌结构A/或短路相关的问题的可能性。当然，可以理解尽管本发明的描述主要集中于沟槽隔离结 构的制造，但本发明的教导和原理并非如此有限，并可应用于多种隔 离结构以及多种通道和沟槽填充过程。
在这样详细描述了本发明的实施例后，可以懂得由所附权 利要求限定的本发明不受以上描述中所述的具体细节限制，因为在不 背离其精神和范围的情况下，它的许多显而易见的变型都是可能的。
权利要求
1.一种隔离结构，包括微电子衬底，其具有第一表面；沟槽，其从所述微电子衬底第一表面延伸进入所述微电子衬底，所述沟槽具有至少一个侧壁和靠近所述微电子衬底第一表面的沟槽开口；腔室，其在与所述沟槽开口相对的所述沟槽的末端处形成于所述微电子衬底内；以及绝缘材料，其布置在所述腔室和所述沟槽内。
2. 根据权利要求1所述的隔离结构，其特征在于，所述隔离结 构还包括紧靠所述至少 一个沟槽侧壁的至少 一个侧壁间隔。
3. 根据权利要求1所述的隔离结构，其特征在于，所述绝缘材 料包括硅氧化物。
4. 根据权利要求1所述的隔离结构，其特征在于，所述腔室的 宽度大于靠近所述沟槽底部的所述沟槽的宽度。
5. 根据权利要求1所述的隔离结构，其特征在于，所述腔室包 括与所述沟槽开口相对的大体上弓形的部分。
6. —种形成隔离结构的方法，包括 提供具有第 一表面的微电子衬底；形成从所述微电子衬底第 一表面延伸进入所述微电子衬底的沟 槽，所迷沟槽具有至少一个侧壁和靠近所述^f鼓电子村底第一表面的沟 槽开口；在与所述沟槽开口相对的所述沟槽的末端处在所述微电子衬底 内形成腔室；以及将绝缘材料布置在所述腔室和所述沟槽内。
7. 根据权利要求6所述的方法，其特征在于，在所述微电子衬 底内形成腔室包括在所述至少一个沟槽侧壁和所述沟槽的底部上布置沟槽侧壁间隔^去除紧靠所述沟槽底部的一部分所述沟槽侧壁间隔，以暴露一部分所述微电子衬底；以及蚀刻所述暴露的微电子衬底以形成所述腔室。
8. 根据权利要求7所述的方法，其特征在于，去除紧靠所述沟 槽底部的一部分沟槽侧壁间隔包括将所述沟槽侧壁间隔暴露于各向 异性蚀刻。
9. 根据权利要求7所述的方法，其特征在于，提供微电子衬底 包括提供含硅的微电子衬底。
10. 根据权利要求9所述的方法，其特征在于，蚀刻所述暴露的 微电子衬底包括用选择性各向同性硅蚀刻来蚀刻所述暴露的微电子 衬底。
11. 根据权利要求10所述的方法，其特征在于，对选择性各向 同性硅蚀刻而言，蚀刻所述暴露的微电子衬底包括利用等离子蚀刻来 蚀刻所述暴露的微电子衬底。
全文摘要
本发明的实施例涉及在微电子衬底中制造用于微电子器件的隔离结构，其中该隔离结构的设计减少或大体上消除了在隔离结构的绝缘材料中形成表面空腔。通过提供大体上与其开口相对的沟槽结构的扩大部分或腔室，减少或避免了这些表面空腔。
文档编号H01L21/70GK101410966SQ200780010703
公开日2009年4月15日 申请日期2007年3月19日 优先权日2006年3月27日
发明者N·林德特 申请人:英特尔公司