高效晶体管结构的制作方法

专利名称：高效晶体管结构的制作方法
技术领域：
本发明一般地涉及晶体管结构，更具体地说，本发明涉及具有减小的 芯片面积的晶体管结构。
背景技术：
集成电路或芯片可以包括大量的互连晶体管。晶体管和其他电路元件 按照各种方式互连以提供期望的电路功能。将多个集成电路制造在单个晶 片上通常是最高效的。在处理之后，制造在晶片上的集成电路被分离然后 封装。在给定集成电路尺寸的情况下，晶片可以容纳固定数目的集成电 路。减小集成电路中的各个晶体管的尺寸可以有助于减小集成电路的整体 尺寸。这进而使得可以在每个晶片上制造更多的集成电路或芯片并且减少 集成电路的成本。
现在参考图1和图2，示例性晶体管IO包括漏极12、栅极14、源极 16和体(body) 18或者衬底的抽头。例如，图1中的晶体管10是NMOS 晶体管。在某些情况下，体18连接到源极16，如图2所示。现在参考图3，体18包括p+区域并且可以包括接触抽头(contacttap) 30。源极16包括n+区域并且可以包括接触抽头32。漏极12包括n+区域并且可以包括接触抽头34。额外的晶体管可被制造在晶体管10的一侧或多侧上，如图3中的所示。
现在参考图4，体18在相邻晶体管的源极16之间可被重复。体18占据宝贵的芯片面积并且增加晶体管和集成电路的尺寸。额外的晶体管可被布置在晶体管10的一侧或多侧上，如图4中的所示。

发明内容
一种集成电路包括第一源极、第一漏极、第二源极、布置在第一源极和第一漏极之间的第一栅极、以及布置在第一漏极和第二源极之间的第二栅极。第一和第二栅极在漏极中限定了交替的第一和第二区域。第一和第二栅极在第一区域中比在第二区域中布置得更加疏远。
在其他特征中，阱衬底接触被布置在第一区域中。可替代地，R个阱衬底接触被布置在第一区域中，其中R是大于1的整数。R是大于3并且小于7的整数。集成电路包括多个晶体管。晶体管包括PMOS晶体管。R个阱衬底接触与R个晶体管中的相应晶体管相关联。
在其他特征中，集成电路包括第二漏极以及布置在第二源极和第二漏极之间的第三栅极。第二和第三栅极限定了交替的第三和第四区域。第二和第三栅极在第三区域中比在第四区域中布置得更加疏远。
在其他特征中，第一区域被布置为与第四区域相邻，并且第二区域被布置为与第三区域相邻。第一和第三区域包括R个阱衬底接触。
一种用于提供集成电路的方法包括提供第一源极；提供第一漏极；提供第二源极；将第一栅极定位在第一源极和第一漏极之间；将第二栅极定位在第一漏极和第二源极之间；使用第一和第二栅极在漏极中限定交替的第一和第二区域；以及与在第二区域中相比较，在第一区域中将第一和第二栅极布置得更加疏远。
在其他特征中，该方法包括将阱衬底接触定位在第一区域中。该方法包括将R个阱衬底接触定位在第一区域中，其中R是大于1的整数。R是大于3并且小于7的整数。集成电路包括多个晶体管。晶体管包括PMOS晶体管。该方法包括使R个阱衬底接触与R个晶体管中的相应晶体管相关联。
在其他特征中，该方法包括提供第二漏极；在第二源极和第二漏极之间提供第三栅极；使用第二和第三栅极来限定交替的第三和第四区域；以及与在第四区域中相比，在第三区域中将第二和第三栅极布置得更加疏远。
在其他特征中，该方法包括将第一区域布置为与第四区域相邻，并且将第二区域布置为与第三区域相邻。第一和第三区域包括R个阱衬底接触，其中R是大于1的整数。
一种集成电路包括具有一般为矩形形状的第一漏极区。第一、第二、第三和第四源极区具有一般为矩形的形状并且被布置为与第一漏极区的侧边相邻。栅极区被布置在第一、第二、第三和第四源极区与第一漏极区之间。第一、第二、第三和第四衬底接触区被布置为与第一漏极区的拐角相邻。
在其他特征中，第一、第二、第三和第四源极区具有大致等于漏极区长度的长度。第一、第二、第三和第四源极区具有小于第一漏极区宽度的宽度。第一、第二、第三和第四源极区的宽度大约是第一漏极区宽度的一半。
在其他特征中，第二漏极区具有一般为矩形的形状并且具有与第一源极区相邻布置的一边。第五、第六和第七源极区具有一般为矩形的形状。第五、第六和第七源极区被布置为与第二漏极区的其他边相邻。
在其他特征中，栅极区被布置在在第一、第五、第六和第七源极区与第二漏极区之间。第五和第六衬底接触区被布置为与第二漏极区的拐角相邻。集成电路包括横向扩散MOSFET晶体管。
一种用于提供集成电路的方法包括提供具有一般为矩形形状的第一漏极区；将具有一般为矩形形状的第一、第二、第三和第四源极区布置为与第一漏极区的侧边相邻；在第一、第二、第三和第四源极区与第一漏极区之间布置栅极区；以及将第一、第二、第三和第四衬底接触区布置为与第一漏极区的拐角相邻。
在其他特征中，第一、第二、第三和第四源极区具有大致等于漏极区长度的长度。第一、第二、第三和第四源极区具有小于第一漏极区宽度的宽度。第一、第二、第三和第四源极区的宽度大约是第一漏极区宽度的一半。
在其他特征中，该方法将具有一般为矩形形状的第二漏极区的一边布
置为与第一源极区相邻；以及将具有一般为矩形形状的第五、第六和第七源极区布置为与第二漏极区的其他边相邻。该方法包括在第一、第五、第六和第七源极区与第二漏极区之间布置栅极区。该方法包括将第五和第六衬底接触区布置为与第二漏极区的拐角相邻。集成电路包括横向扩散
MOSFET晶体管。
一种集成电路包括具有跨越水平中心线和垂直中心线中的至少一个的对称形状的第一漏极区。第一栅极区具有围绕第一漏极区的第一形状。第二漏极区具有对称形状。第二栅极区具有围绕第二漏极区的第一形状。连接栅极区将第一和第二栅极区相连接。第一源极区被布置为与第一栅极区、第二栅极区和连接栅极区的一边相邻。第二源极区被布置为与第一栅极区、第二栅极区和连接栅极区的一边相邻。
在其他特征中，对称形状随着离对称形状的中心的距离增加而逐渐变细。第一和第二衬底接触被布置在第一和第二源极区中。集成电路包括横向扩散MOSFKT晶体管。
在其他特征中，对称形状是圆形。对称形状是椭圆形。对称形状是多边形。对称形状是六边形。
一种用于提供集成电路的方法包括提供具有跨越水平中心线和垂直中心线中的至少一个的对称形状的第一漏极区；提供具有围绕第一漏极区的第一形状的第一栅极区；提供具有对称形状的第二漏极区；提供具有围绕第二漏极区的第一形状的第二栅极区；将连接栅极区连接到第一和第二栅极区；将第一源极区布置为与第一栅极区、第二栅极区和连接栅极区的一边相邻；以及将第二源极区布置为与第一栅极区、第二栅极区和连接栅极区的一边相邻。
14在其他特征中，对称形状随着离所述对称形状的中心的距离增加而逐渐变细。在其他特征中，该方法包括在第一和第二源极区中布置第一和第
二衬底接触。集成电路包括横向扩散MOSFET晶体管。
在其他特征中，对称形状是圆形。对称形状是椭圆形。对称形状是多边形。对称形状是六边形。
一种集成电路包括具有一般为矩形形状的第一和第二漏极区。第一、第二和第三源极区具有一般为矩形的形状，其中第一源极区被布置在第一和第二漏极区的第一边之间，并且第二和第三源极区被布置为与第一和第二漏极区的第二边相邻。第四源极区被布置为与第一和第二漏极区的第三边相邻。第五源极区被布置为与第一和第二漏极区的第四边相邻。栅极区被布置在第一、第二、第三、第四和第五源极区与第一和第二漏极区之间。第一和第二漏极接触被布置在第一和第二漏极区中。
一种用于提供集成电路的方法包括提供具有一般为矩形形状的第一和第二漏极区。将第一源极区布置在第一和第二漏极区的第一边之间；将第二和第三源极区布置为与第一和第二漏极区的第二边相邻；将第四源极区布置为与第一和第二漏极区的第三边相邻；将第五源极区布置为与第一和第二漏极区的第四边相邻；将栅极区布置在第一、第二、第三、第四和第五源极区与第一和第二漏极区之间；以及将第一和第二漏极接触布置在第一和第二漏极区中。
在集成电路和方法的其他特征中，第一、第二和第三源极区具有大致等于第一漏极区长度的长度，并且其中第四和第五源极区具有大于或者等于第一和第二漏极区长度的长度。第一、第二和第三源极区具有小于第一漏极区宽度的宽度。第一、第二和第三源极区的宽度大约是第一漏极区宽度的一半。第四和第五源极区是从其侧边驱动的。第一和第二漏极区具有大于最小漏极接触尺寸的尺寸。漏极接触具有规则形状和非规则形状之一。漏极接触是正方形、矩形和十字形之一。第一、第二和第三源极区包括源极接触。第一和第二漏极区以及第一、第二和第三源极区被布置在第一行中，并且还包括N个额外的行，其中N个额外行中的至少一行中的漏极区共享第四和第五源极区之一。一种集成电路包括具有一般为矩形形状的第一和第二漏极区。第一、第二和第三源极区具有一般为矩形的形状，其中第一源极区被布置在第一和第二漏极区的第一边之间，并且第二和第三源极区被布置为与第一和第二漏极区的第二边相邻。第四源极区被布置为与第一和第二漏极区的第三边相邻。第五源极区被布置为与第一和第二漏极区的第四边相邻。栅极区被布置在第一、第二、第三、第四和第五源极区与第一和第二漏极区之间。第一和第二漏极接触被布置在第一和第二漏极区中。
一种用于提供集成电路的方法包括提供具有一般为矩形形状的第一和第二漏极区；将第一源极区布置在第一和第二漏极区的第一边之间；将第二和第三源极区布置为与第一和第二漏极区的第二边相邻；将第四源极区布置为与第一和第二漏极区的第三边相邻；将第五源极区布置为与第一和第二漏极区的第四边相邻；将栅极区布置在第一、第二、第三、第四和第五源极区与第一和第二漏极区之间；以及将第一和第二漏极接触布置在第一和第二漏极区中。
在集成电路和方法的其他特征中，第一、第二和第三源极区具有大致等于第一漏极区长度的长度，并且其中第四和第五源极区具有大于或者等于第一和第二漏极区长度的长度。第一、第二和第三源极区具有小于第一漏极区宽度的宽度。第一、第二和第三源极区的宽度大约是第一漏极区宽度的一半。第四和第五源极区是从其侧边驱动的。第一和第二漏极区具有大于最小漏极接触尺寸的尺寸。漏极接触具有规则形状和非规则形状之一。漏极接触是正方形、矩形和十字形之一。第一、第二和第三源极区包括源极接触。第一和第二漏极区以及第一、第二和第三源极区被布置在第一行中，并且还包括N个额外的行，其中N个额外行中的至少一行中的漏极区共享第四和第五源极区之一。
本发明的其他适用范围将从下文所提供的详细描述中变得清楚。应当了解，尽管详细描述和具体示例指示出本发明的优选实施例，但是其仅为
了说明，而非意图限制本发明的范围。


16本发明根据详细描述和附图将得到更充分的理解，在附图中 图1是根据现有技术的、具有漏极、源极、栅极和体的晶体管的电气 符号；
图2是根据现有技术的、具有漏极、源极、栅极和连接到源极的体的
晶体管的电气符号；
图3是根据现有技术的、图2的晶体管的示例性布局；
图4是根据现有技术的、按照行布置的多个晶体管的示例性布局；
图5A是包括在源极中布置的体的晶体管的第一示例性布局；
图5B是平面图中的包括体的晶体管的第二示例性布局，该体具有与
栅极对齐的边缘；
图6是包括在源极中布置的体的晶体管的第二示例性布局； 图7是包括在源极中布置的体的晶体管的第三示例性布局； 图8是包括在源极中布置的体的晶体管的第四示例性布局； 图9是包括在源极中布置的体的晶体管的第五示例性布局； 图10是根据现有技术的PMOS晶体管的横截面图； 图11是包括阱衬底接触的第六示例性布局的平面图;
图12A是用于减小RDS。n的第七示例性布局的平面图12B是图12A的第七示例性布局的平面图12C是用于减小Ros。n的第八示例性布局的平面图12D是与图12C类似的用于减小Ros。n的第九示例性布局的平面
图12E是与图12C类似的用于减小Rds。。的第十示例性布局的平面
图12F-12I图示出其他示例性漏极接触；
图13是用于减小RDS。J勺第十一示例性布局的平面图； 图14是用于减小RDS。n的第十二示例性布局的平面图； 图15是用于减小RDS。n的第十三示例性布局的平面图16A是硬盘驱动器的功能框图； 图16B是DVD驱动器的功能框17图16C是高清晰度电视的功能框图； 图16D是车辆控制系统的功能框图； 图16E是移动电话的功能框图； 图16F是机顶盒的功能框图；以及
图16G是媒体播放器的功能框图。
具体实施例方式
下面对一个或多个优选实施例的描述仅是示例性的并且绝非意图限制 本发明、其应用或者用途。为了清楚说明，将在附图中使用相同的标号来 标识相同的元件。额外的晶体管可被布置在附图中示出的例示晶体管的一 侧或多侧上，如附图中的所示。
现在参考图5A和5B，根据本发明的晶体管50被示出为包括一个或 多个源极54和一个或多个漏极56。源极54和漏极56包括n+区域。虽然 示出了 NMOS晶体管，但是本领域技术人员将认识到本发明还适用于诸如 PMOS晶体管之类的其他类型的晶体管。栅极58位于相邻成对的源极54 和漏极56之间。在一种实现方式中，位于源极54的相对两侧的栅极58如 图所示在64处连接在一起。但是在其他配置中，栅极58无需连接在一 起。
包括p+区域的体66被布置在源极54内部并且被源极54包围。体66 优选具有这样一种形状，该形状随着体66的中间部分和相邻栅极之间的 距离减少而逐渐变细。在图5A和5B的平面图中，体66可以接触或者不 接触栅极58。换言之，体66的一个或两个边缘可以在平面图中与栅极58 间隔较远(如图5A所示)并且/或者在平面图中与栅极基本对齐(如图5B 所示)。通过把源极54的某些区域用于体66，晶体管50的整体大小与传 统晶体管相比被减小。在图5所示的示例性实现方式中，体66具有钻石 形。
现在参考图6和图7，示出了体66的其他示例性形状。在图6中，体 66具有六边形。在图7中，体总地是橄榄球形。本领域技术人员将认识到 存在各种各样的合适形状。例如，在所描述的图8中示出了圆形体。其他合适的形状包括椭圆形、八边形，等等。
现在参考图8和图9，可以这样布置栅极58，使得当没有接触抽头时 栅极58更紧密并且当存在接触抽头时栅极58更疏远。在图8中，不位于 体66中的源极接触抽头70位于相邻栅极58彼此间隔较远的区域中。在图 9中，位于体66中的体接触抽头80位于相邻栅极58彼此间隔较远的源极 54中。
现在参考图10，示出了 PMOS晶体管120。晶体管120包括栅极接触 122、源极接触126、漏极接触128和负(N)阱接触130。源极接触126 提供到在N型衬底层138中形成的？++区域134的连接。N型层138进而 形成在P型衬底140中。？++区域134形成源极。漏极接触128提供到在 1^型层138中形成的？++区域136的电连接。P十+区域136形成漏极。N阱 接触130提供到N+十区域141或N阱的连接。
现在参考图11，示出了第六示例性布局的平面图。对于诸如PMOS 和/或NMOS之类的一些晶体管设计，静电放电(ESD)与其他设计标准 相比没那么重要。因此，N阱接触面积可被最小化。对于PMOS晶体管， N阱接触面积可以是NMOS晶体管中面积的大约2.5至3倍。源一漏阻抗 可以不那么重要。因此，图11中的布局使N阱接触面积和源一漏极面积 最小化。本领域技术人员将认识到，虽然前面的描述和PMOS晶体管有 关，但是类似的原理也适用于NMOS晶体管。
在图ll所示的布局中，栅极区200-1、 200-2...和200-G (总称为栅极 区或者栅极200)被限定在源极区224-1、 224-2...和224-S (总称为源极区 224)和漏极区220-1、 220-2...和220-D (总称为漏极区220)之间。相邻 的栅极200-1和200-2限定了区域210，区域210所具有的宽度比相邻的具 有较窄宽度的区域212更宽。漏极区220和源极区224被交替地限定在相 邻的栅极200之间。
晶体管230-11、 230-12...和230-XY的组(总称为晶体管230的组) 被布置为彼此邻近。相邻的晶体管230的组共享R个N阱接触260，其中 R是大于1的整数。R个N阱接触260可以位于晶体管230的相邻组之 间、栅极200彼此间隔较远的区域210中。小化。例如，每个组可以包括4-6个
晶体管。为垂直和水平两个方向上的相邻组提供R个N阱接触260。因 此，没有R个N阱接触260的相邻组的邻接边缘可以位于栅极间隔较紧密 的区域212中。换言之，栅极200可被布置得较紧密以最小化没有R个N 阱接触260的区域212的面积。
现在参考图12A，示出了用于横向扩散MOSFET (LDMOS)晶体管 300的示例性高密度布局。该布局倾向于减小漏一源极导通阻抗RDS。n。晶 体管300包括源极(S)区域304、漏极(D)区域306和栅极310。源极 区304中的一些或全部或者没有一个源极区304可以包括一个或多个源极 接触311。为了说明目的，并非所有的源极区304都被示出为具有源极接 触311。
栅极310限定了棋盘图案。源极区304是沿着漏极区306的侧边来布 置的。更具体的说，漏极区306 —般可以具有矩形的形状。源极区304可 以沿着一般为矩形的漏极区306的每条侧边来布置。可以在相邻源极区 304之间的交叉点处、邻近于漏极区306的拐角提供衬底接触330。还可 以在漏极区306内的中心位置处提供漏极接触334。
每个漏极区306可被布置为邻近于与其他相邻漏极区306所共享的源 极区304。例如在图12A的虚线区域331中，漏极区306-1与漏极区306-2 共享源极区304-1。漏极区306-1与漏极区306-3共享源极区304-2。漏极 区306-1与漏极区306-4共享源极区304-3。漏极区306-1与漏极区306-5 共享源极区304-4。可以对相邻的漏极区306重复该模式。
每个漏极区306可以具有大于或者等于每个源极区304面积两倍的面 积。在图12A中，漏极区306具有宽度"b"和高度"a"。源极区304具 有宽度(或高度)"d"和高度(或宽度)"c"。漏极区306可以具有与 源极区304基本相同的长度。漏极区306可以具有大于或者等于源极区 304宽度两倍的宽度。
现在参考图12B，示出了图12A的一部分布局的更详细视图。漏极接 触334-1和334-3可以分别与漏极区306-1和306-3相关联。衬底接触330 位于漏极区306-1的拐角附近。源极接触311-1、 311-2...和311-B可以布
20置在源极区304-2和304-4中，其中B是整数。漏极接触334-1和334-3可 以分别布置在漏极区306-1和306-3中的每一个中。漏极接触334-1可以限 定比源极区304-2中的源极接触311-1面积更大的面积。
在漏极区306-3和相邻源极区304-2的源极接触311-1、 311-2...和 311-B之间流动的几乎所有电流都在漏极接触334-3的面对部分335和源 极区304-2中的源极接触311-1、 311-2...和311-B的面对部分的一半337-
1、 337-2...和337-S之间流动。电流在漏极接触334-3的其他面对部分和其 他相邻源极区304-5、 304-6和304-7中的源极接触(未示出)之间以相似 方式流动。
现在参考图12C，示出了横向扩散MOSFET (LDMOS)晶体管340 的另一种示例性高密度布局。该布局倾向于提供低漏一源极导通阻抗 RDS。n。晶体管340包括源极区304-11、 304-12...304-4Q,漏极区306-11、 306-12…306-4T以及栅极310，其中Q和T是整数。虽然在图12B中示出 了四行，但是也可以使用额外和/或更少的行和/或列。源极区304中的一 些或全部或者没有一个源极区304可以包括源极接触。为了说明目的，并 非所有的源极区304被示出为具有源极接触。例如，源极区304-12包括源 极接触311-1、 311-2...和311-B，其中B是整数。
其他伸长源极区344-1、 344-2、 344-3...和344-R被布置在漏极区306 的行(或者列)之间并且可以由布置在图12B中布局的一侧或两侧(或者 顶部)的驱动器346-1、 346-2...和346-R来驱动。伸长源极区344-1、 344-
2、 344-3...和344-R可以邻近于至少两个漏极区306 (例如至少漏极区 306-11和306-12)的侧边而延伸。
每个漏极区306 (例如漏极区306-11)可以具有大于或者等于每个源 极区304 (例如源极区304-12)面积两倍的面积。漏极区306 (例如漏极 区306-11)可以具有与源极区304 (例如源极区304-12)基本相同的长 度。漏极区306 (例如漏极区306-11)可以具有大于或者等于源极区304 (例如漏极区304-12)宽度两倍的宽度。
衬底接触347-11、 347-12、 347-21、 347-22、 347-23...347-51 、 347-52 (总称为衬底接触347)可被布置在伸长源极区344中的一些或全部中，
21或者不布置在任何一个源极区344中。对于伸长源极区344中的每一个， 衬底接触347的放置和数目可以是均匀或者不同的。仅作为示例，图12C 所示的衬底接触347可以与相邻伸长源极区344中的衬底接触347发生偏 移。伸长源极区344中的每一个可以包括与相邻伸长源极区344相比的相 同数目或者不同数目的衬底接触347。如图所示，衬底接触347可以是对 齐或偏移的。 一些伸长源极区344可以不包括衬底接触347。也可预期其 他变化。
现在参考图12D，第一区域345-Al、 345-A2、 345-A3和345-A4可以 提供有用的晶体管区域。例如第一区域345-Al、 345-A2、 345-A3和345-A4可以分别位于漏极区306-12与源极区304-12、 344-1、 304-13和344-2 之间。第二区域345-Bl、 345-B2、 345-B3和345-B4可以提供更少的有用 晶体管区域。例如第二区域345-Bl、 345-B2、 345-B3和345-B4可以位于 源极区304-12、 344-1、 304-13和344-2之间。
在某些实现方式中，衬底接触347-11、 347- 12、 347-21、 347-22、 347-23...可以布置在源极区344-1、 344-2...和344-R的第二区域345-Bl、 345-B2、 345-B3和345-B4中的一些或全部中，也可以不布置在任何一个 中，例如如图12D所示。衬底接触347-11、 347-12、 347-21、 347-22、 347-23...被示出为布置在伸长衬底区域344-1和344-2中并且倾向于降低 Rds—on。衬底接触347-11、 347-12、 347-21、 347-22、 347-23...可以具有小 于或者等于源极区304宽度"c"的高度(如图12A所示)以及小于或者 等于源极区304的宽度"d"的宽度(如图12A所示)。
现在参考图12E，衬底接触330-1和330-2被分别提供在成对的伸长 源极区344-1 A和344-1 B以及344-2A和344-2B之间。伸长源极区344-1 A和344-2A由驱动器346-lA和346-2A从一侧驱动。伸长源极区344-1 B 和344-2B由驱动器346- 1B和346-2B从另一侧驱动。
图12A-12E中的漏极接触334可以具有最小尺寸或者大于最小尺寸的 尺寸。漏极接触334可以具有简单或规则的形状和/或不规则或复杂的形 状。例如，漏极接触334可以具有正方形或矩形(如图12A中344处所 示)、十字形(如图12F中344-W处所示)、三叶草形(如分别在图12G和12H中的334-X和334-Y处示出)、变形十字形区域(如图121中的 334-Z所示)和/或其他合适形状，例如但不限于钻石形、圆形、对称形、 非对称形等等。类似地，衬底接触347可以具有类似于漏极接触334的简 单或规则形状和/或不规则或复杂形状。
在某些实现方式中，给定源极区中的源极接触B的数目可以是大于1 并且小于6的整数。在某些实现方式中，B可以等于3或者4。漏极接触 334-3的面积可以大于或者等于2*B* (源极接触311-1、 311匿2…或311-B 之一的面积)。例如，当B等于3时，漏极接触区334-3可以具有大约大 于或者等于一个源极接触311-1、 311-2...或311-B的面积6倍的面积。当 B等于4时，漏极接触区334-3可以具有大约大于或者等于一个源极接触 311-1、 311-2...或311-B的面积8倍的面积。
随着漏极接触334的大小相对于对应漏极区域306而增大，可能发生 过蚀刻。换言之，蚀刻过程可能对邻近区域和/或下层有不利影响。为了减 轻过蚀刻的问题，可以将图12F-12I中的复杂形状和/或其他复杂形状用于 漏极接触334。可替代地，漏极接触334可以在漏极接触334之中和/或之 下使用深注入离子。
作为在伸长源极区域344中放置衬底接触330的替代，可以在区域 345-Bl、 345-B2、 345-B3和345-B中的源极区344的一侧或两侧中提供缓 解区(relief area)。衬底接触区330可被布置在缓解区中。可以在缓解区 的相对侧上调节伸长源极区344的形状，以抵消缓解区的影响并且防止缓 解区附近的伸长源极区344的区域中的电流强度减少。
现在参考图13-15，漏极区、源极区和栅极区还可以具有可用于最小 化Rdscm的其他形状。例如，漏极区348可以具有如图13所示的圆形、如 图14所示的椭圆形和/或其他合适的形状。栅极区349包括通过线性栅极 连接区域352连接的圆形栅极区350。在图14中使用单引号("'")来标 识类似的元素。漏极区348位于圆形栅极区350中。源极区360位于栅极 区349之间除了圆形栅极区350内部之外的区域中。衬底接触364位于源 极区360中。漏极区348还可以包括接触区366。线性栅极区352可以具 有垂直间距"g"，该间距被最小化以增加密度。类似地，在相邻圆形栅
23极区350之间的"f"处标识出的横向间距可被最小化以增加密度。
漏极区368还可以具有多边形的形状。例如，漏极区可以具有如图15 所示的六边形，当然也可使用其他多边形。栅极区369包括通过线性栅极 连接区372连接的六边形栅极区370。漏极区368位于六边形栅极区370 中。源极区380位于栅极区369之间除了六边形栅极区370内部之外的区 域中。衬底接触384位于源极区380中。漏极区还可以包括接触区386。 线性栅极连接区372优选具有垂直间距"j"，该间距被最小化以增加密 度。类似地，在相邻六边形栅极区370之间的"i"处标识出的横向间距被 最小化以增加密度。
可以意识到，图13-15中的漏极区和栅极区的形状可以是关于漏极区 的水平和垂直中心线中的至少一个是对称的任何形状。图13-15中的晶体 管可以是LDMOS晶体管。漏极区的形状可以包括任何对称形状。该形状 可以随着距离漏极区中心点的距离增大而逐渐变细(成锥形)，并且/或者 随着漏极区的中心点在朝着一个或多个其他晶体管的方向上增加而逐渐变 细(成锥形)。
现在参考图16A-16G，示出了结合本发明的教导的各种示例性实现方式。
现在参考图16A，本发明的教导可被实现在硬盘驱动器(HDD) 400 的晶体管中。HDD 400包括硬盘组装件(HDA) 401和HDD PCB 402。 HDA 401可以包括诸如存储数据的一个或多个盘片之类的磁性介质403， 以及读/写设备404。读/写设备404可被布置在致动臂405上并且可以在磁 性介质403上读取和写入数据。此外，HDA 401包括旋转磁性介质403的 主轴电机406和使致动臂405致动的音圈电机(VCM) 407。前置放大器 件408在读操作期间对由读/写设备404生成的信号进行放大并且在写操作 期间向读/写设备404提供信号。
HDD PCB 402包括读/写通道模块(在下文中称为"读写通道") 409、硬盘控制器模块(HDC) 410、缓冲器411、非易失性存储器412、 处理器413、以及主轴/VCM驱动模块414。读写通道409对接收自和发送 到前置放大器件408的数据进行处理。HDC模块410控制HDA 401的组件并且经由1/0接口 415与外部设备(未示出)通信。外部设备可以包括 计算机、多媒体设备、移动计算设备等。I/O接口 415可以包括有线和/或 无线的通信链路。
HDC模块410可以从HAD 401、读写通道409、缓冲器411、非易失 性存储器412、处理器413、主轴/VCM驱动模块414和/或I/0接口 415接 收数据。处理器413可以对数据进行处理，包括编码、解码、滤波和/或格 式化。处理后的数据可被输出到HDA 401、读写通道409、缓冲器411、 非易失性存储器412、处理器413、主轴/VCM驱动模块414禾卩/或I/0接口 415。
HDC模块410可以使用缓冲器411和/或非易失性存储器412来存储 与HDD 400的控制和操作有关的数据。缓冲器411可以包括DRAM、 SDRAM等。非易失性存储器412可以包括闪存(包括NAND和NOR闪 存)、相变存储器、磁性RAM或者多态存储器，其中每个存储单元具有 多于两种状态。主轴/VCM驱动模块414控制主轴电机406和VCM 407。 HDD PCB 402包括向HDD 400的组件提供电力的电源416。
现在参考图16B，本发明的教导可被实现在DVD驱动器418或CD驱 动器(未示出)的晶体管中。DVD驱动器418包括DVD PCB 419和DVD 组装件(DVDA) 420。 DVD PCB 419包括DVD控制模块421、缓冲器 422、非易失性存储器423、处理器424、主轴/FM (进给电机)驱动器模 块425、模拟前端模块426、写策略模块427和DSP模块428。
DVD控制模块421控制DVDA 420的部件，并且经由I/O接口 429与 外部设备(未示出)通信。外部设备可以包括计算机、多媒体设备、移动 计算设备等等。1/0接口 429可以包括有线和/或无线通信链路。
DVD控制模块421可以从缓冲器422、非易失性存储器423、处理器 424、主轴/FM驱动器模块425、模拟前端模块426、写策略模块427、 DSP模块428和/或1/0接口 429接收数据。处理器424可以对数据进行处 理，包括编码、解码、滤波和/或格式化。DSP模块428执行信号处理，例 如视频和/或音频编码/解码。经处理的数据可以被输出到缓冲器422、非易 失性存储器423、处理器424、主轴/FM驱动器模块425、模拟前端模块426、写策略模块427、 DSP模块428和/或I/0接口 429。
DVD控制模块421可以使用缓冲器422和/或非易失性存储器423来 存储与DVD驱动器418的控制和操作有关的数据。缓冲器422可以包括 DRAM、 SDRAM等等。非易失性存储器423可以包括闪存(包括NAND 和NOR闪存)、相变存储器、磁RAM或多态存储器，在多态存储器中每 个存储单元具有多于两种状态。DVD PCB 419包括向DVD驱动器418的 部件提供电力的电源430。
DVDA 420可以包括前置放大器件431、激光驱动器432和光学器件 433，光学器件433可以是光学读/写(ORW)器件或者光学只读(OR) 器件。主轴电机434对光学存储介质435进行旋转，并且进给电机436相 对于光学存储介质435来致动光学器件433。
当从光学存储介质435读数据时，激光驱动器向光学器件433提供读 功率。光学器件433检测来自光学存储介质435的数据，并且将数据传送 到前置放大器件431。模拟前端模块426接收来自前置放大器件431的数 据，并且执行诸如滤波和A/D转换之类的功能。为了写入到光学存储介质 435中，写策略模块427向激光驱动器432传送功率电平和定时信息。激 光驱动器432控制光学器件433来向光学存储介质435写入数据。
现在参考图16C，本发明的教导可被实现在高清晰度电视(HDTV) 437的晶体管中。HDTV 437包括HDTV控制模块438、显示器439、电源 440、存储器441、存储设备442、 WLAN接口 443和相关天线444以及外 部接口 445。
HDTV 437可以从WLAN接口 443和/或外部接口 445接收输入信号， 外部接口 445经由缆线、宽带因特网和/或卫星来发送并接收信息。HDTV 控制模块438可以处理输入信号(包括编码、解码、滤波和/或格式化)并 且生成输出信号。输出信号可以被传送到显示器439、存储器441、存储 设备442、 WLAN接口 443和外部接口 445中的一个或多个。
存储器441可以包括随机存取存储器(RAM)和/或诸如闪存之类的
非易失性存储器、相变存储器或多态存储器，在多态存储器中每个存储单 元具有多于两种状态。存储设备442可以包括诸如DVD驱动器之类的光
26学存储驱动器和/或硬盘驱动器(HDD) 。 HDTV控制模块438经由 WLAN接口 443和/或外部接口 445而与外部通信。电源440向HDTV 437 的部件提供电力。
现在参考图16D，本发明的教导可被实现在车辆446的晶体管中。车 辆446可以包括车辆控制系统447、电源448、存储器449、存储设备450 以及WLAN接口 452和相关天线453。车辆控制系统447可以是动力系控 制系统、车体控制系统、娱乐控制系统、防抱死制动系统(ABS)、导航 系统、远程信息系统、车道偏离系统和自适应巡航控制系统等。
车辆控制系统447可以与一个或多个传感器454通信，并且生成一个 或多个输出信号456。传感器454可以包括温度传感器、加速度传感器、 压力传感器、旋转传感器、气流传感器等等。输出信号456可以控制引擎 运行参数、传动装置运行参数、悬架参数等等。
电源448向车辆446的部件提供电力。车辆控制系统447可以将数据 存储在存储器449和/或存储设备450中。存储器449可以包括随机存取存 储器(RAM)和/或诸如闪存之类的非易失性存储器、相变存储器或多态 存储器，在多态存储器中每个存储单元具有多于两种状态。存储设备450 可以包括诸如DVD驱动器之类的光学存储驱动器和/或硬盘驱动器 (HDD)。车辆控制系统447可以经由WLAN接口 452与外部通信。
现在参考图16E，本发明的教导可被实现在蜂窝电话458的晶体管 中。蜂窝电话458包括电话控制模块460、电源462、存储器464、存储设 备466和蜂窝网络接口 467。蜂窝电话458可以包括WLAN接口 468和相 关天线469、麦克风470、诸如扬声器和/或输出插孔之类的音频输出 472、显示屏474和诸如小键盘和/或点选设备之类的用户输入设备476。
电话控制模块460可以从蜂窝网络接口 467、 WLAN接口 468、麦克 风470和/或用户输入设备476接收输入信号。电话控制模块460可以处理 信号(包括编码、解码、滤波和/或格式化)并且生成输出信号。输出信号 可以被传送到存储器464、存储设备466、蜂窝网络接口 467、 WLAN接 口 468和音频输出472中的一个或多个。
存储器464可以包括随机存取存储器(RAM)和/或诸如闪存之类的非易失性存储器、相变存储器或多态存储器，在多态存储器中每个存储单
元具有多于两种状态。存储设备466可以包括诸如DVD驱动器之类的光 学存储驱动器和/或硬盘驱动器(HDD)。电源462向蜂窝电话458的部件 提供电力。
现在参考图16F，本发明的教导可被实现在机顶盒478的晶体管中。 机顶盒478包括机顶盒控制模块480、显示器481、电源482、存储器 483、存储设备484以及WLAN接口 485和相关天线486。
机顶盒控制模块480可以从WLAN接口 485和外部接口 487接收输入 信号，外部接口 487可以经由缆线、宽带因特网和/或卫星来发送并接收信 息。机顶盒控制模块480可以处理输入信号(包括编码、解码、滤波和/或 格式化)并且生成输出信号。输出信号可以包括标准和/或高清晰度格式的 音频和/或视频信号。输出信号可以被传送到WLAN接口 485和/或显示器 481。显示器481可以包括电视、投影仪和/或监视器。
电源482向机顶盒478的部件提供电力。存储器483可以包括随机存 取存储器(RAM)和/或诸如闪存之类的非易失性存储器、相变存储器或 多态存储器，在多态存储器中每个存储单元具有多于两种状态。存储设备 484可以包括诸如DVD驱动器之类的光学存储驱动器和/或硬盘驱动器 (HDD)。
现在参考图16G，本发明的教导可被实现在媒体播放器489的晶体管 中。媒体播放器489包括媒体播放器控制模块490、电源491、存储器 492、存储设备493、 WLAN接口 494和相关天线495以及外部接口 499。
媒体播放器控制模块490可以从WLAN接口 494和/或外部接口 499 接收输入信号。外部接口 499可以包括USB、红外和/或以太网接口。输 入信号可以包括经压縮的音频和/或视频，并且可以遵从MP3格式。另 外，媒体播放器控制模块490可以从诸如小键盘、触摸板或各个按钮之类 的用户输入496接收输入。媒体播放器控制模块490可以处理输入信号 (包括编码、解码、滤波和/或格式化)并且生成输出信号。
媒体播放器控制模块490可以向音频输出497输出音频信号并向显示 屏498输出视频信号。音频输出497可以包括扬声器和/或输出插孔。显示
28屏498可以提供图形用户界面，图形用户界面可以包括菜单、图标等等。
电源491向媒体播放器489的部件提供电力。存储器492可以包括随机存 取存储器(RAM)和/或诸如闪存之类的非易失性存储器、相变存储器或 多态存储器，在多态存储器中每个存储单元具有多于两种状态。存储设备 493可以包括诸如DVD驱动器之类的光学存储驱动器和/或硬盘驱动器 (HDD)。
本领域技术人员现在可以从前述描述中意识到，本发明的教导可被以 各种形式实现。因此，尽管已经联系本发明的特定示例描述了本发明，但 是本发明的真正范围不应当被如此限制，这是因为在研究了附图、说明书 和所附权利要求书之后，其他修改对于本领域技术人员而言将变得显而易 见。
权利要求
1. 一种集成电路，包括第一源极；第一漏极；第二源极；布置在所述第一源极和所述第一漏极之间的第一栅极；以及布置在所述第一漏极和所述第二源极之间的第二栅极，其中，所述第一和第二栅极在所述漏极中限定了交替的第一和第二区域，其中所述第一和第二栅极在所述第一区域中比在所述第二区域中布置得更加疏远。
2. 如权利要求1所述的集成电路，还包括布置在所述第一区域中的 阱衬底接触。
3. 如权利要求l所述的集成电路，还包括布置在所述第一区域中的R 个阱衬底接触，其中R是大于1的整数。
4. 如权利要求3所述的集成电路，其中，R是大于3并且小于7的整数。
5. 如权利要求1所述的集成电路，其中，所述集成电路包括多个晶 体管。
6. 如权利要求5所述的集成电路，其中，所述晶体管包括PMOS晶 体管。
7. 如权利要求3所述的集成电路，其中，所述R个阱衬底接触与R 个晶体管中的相应晶体管相关联。
8. 如权利要求l所述的集成电路，还包括 第二漏极；布置在所述第二源极和所述第二漏极之间的第三栅极， 其中，所述第二和第三栅极限定了交替的第三和第四区域，所述第二 和第三栅极在所述第三区域中比在所述第四区域中布置得更加疏远。
9. 如权利要求8所述的集成电路，其中，所述第一区域被布置为与所述第四区域相邻，并且所述第二区域被布置为与所述第三区域相邻。
10. 如权利要求9所述的集成电路，其中，所述第一和第三区域包括 R个阱衬底接触。
11. 一种用于提供集成电路的方法，包括 提供第一源极；提供第一漏极； 提供第二源极；将第一栅极定位在所述第一源极和所述第一漏极之间； 将第二栅极定位在所述第一漏极和所述第二源极之间； 使用所述第一和第二栅极，在所述漏极中限定交替的第一和第二区 域；以及与在所述第二区域中相比较，在所述第一区域中将所述第一和第二栅 极布置得更加疏远。
12. 如权利要求11所述的方法，还包括将阱衬底接触定位在所述第 一区域中。
13. 如权利要求11所述的方法，还包括将R个阱衬底接触定位在所 述第一区域中，其中R是大于1的整数。
14. 如权利要求13所述的方法，其中，R是大于3并且小于7的整数。
15. 如权利要求11所述的方法，其中，所述集成电路包括多个晶体管。
16. 如权利要求15所述的方法，其中，所述晶体管包括PMOS晶体管。
17. 如权利要求13所述的方法，还包括使所述R个阱衬底接触与R 个晶体管中的相应晶体管相关联。
18. 如权利要求ll所述的方法，还包括 提供第二漏极；在所述第二源极和所述第二漏极之间提供第三栅极； 使用所述第二和第三栅极来限定交替的第三和第四区域；以及与在所述第四区域中相比，在所述第三区域中将所述第二和第三栅极 布置得更加疏远。
19. 如权利要求18所述的方法，还包括将所述第一区域布置为与所 述第四区域相邻，并且将所述第二区域布置为与所述第三区域相邻。
20. 如权利要求19所述的方法，其中，所述第一和第三区域包括R 个阱衬底接触，其中R是大于1的整数。
21. —种集成电路，包括 第一漏极区，其具有一般为矩形的形状；第一、第二、第三和第四源极区，这些源极区具有一般为矩形的形状 并且被布置为与所述第一漏极区的侧边相邻；栅极区，其被布置在所述第一、第二、第三和第四源极区与所述第一 漏极区之间；以及第一、第二、第三和第四衬底接触区，这些衬底接触区被布置为与所 述第一漏极区的拐角相邻。
22. 如权利要求21所述的集成电路，其中，所述第一、第二、第三 和第四源极区具有大致等于所述漏极区长度的长度。
23. 如权利要求21所述的集成电路，其中，所述第一、第二、第三 和第四源极区具有小于所述第一漏极区宽度的宽度。
24. 如权利要求23所述的集成电路，其中，所述第一、第二、第三 和第四源极区的所述宽度大约是所述第一漏极区宽度的一半。
25. 如权利要求21所述的集成电路，还包括第二漏极区，其具有一般为矩形的形状并且具有与所述第一源极区相 邻布置的一边；以及第五、第六和第七源极区，这些源极区具有一般为矩形的形状并且被 布置为与所述第二漏极区的其他边相邻。
26. 如权利要求25所述的集成电路，还包括在所述第一、第五、第 六和第七源极区与所述第二漏极区之间布置的栅极区。
27. 如权利要求26所述的集成电路，还包括与所述第二漏极区的拐 角相邻布置的第五和第六衬底接触区。
28. 如权利要求21所述的集成电路，其中，所述集成电路包括横向 扩散MOSFET晶体管。
29. 如权利要求21所述的集成电路，还包括漏极接触区和在所述第 一、第二、第三和第四源极区中的每一个中的B个源极接触，其中B是大 于1的整数。
30. 如权利要求29所述的集成电路，其中，所述第一和第二漏极接 触具有面积D并且所述B个源极接触具有面积A，并且其中所述面积D 大于或者等于2*B*A。
31. —种用于提供集成电路的方法，包括 提供具有一般为矩形形状的第一漏极区；将具有一般为矩形形状的第一、第二、第三和第四源极区布置为与所 述第一漏极区的侧边相邻；在所述第一、第二、第三和第四源极区与所述第一漏极区之间布置栅 极区；以及将第一、第二、第三和第四衬底接触区布置为与所述第一漏极区的拐 角相邻。
32. 如权利要求31所述的方法，其中，所述第一 四源极区具有大致等于所述漏极区长度的长度。
33. 如权利要求31所述的方法，其中，所述第一 四源极区具有小于所述第一漏极区宽度的宽度。
34. 如权利要求31所述的方法，其中，所述第一 四源极区的所述宽度大约是所述第一漏极区宽度的一半
35. 如权利要求31所述的方法，还包括将具有一般为矩形形状的第二漏极区的一边布置为与所述第一源极区 相邻；以及将具有一般为矩形形状的第五、第六和第七源极区布置为与所述第二 漏极区的其他边相邻。
36. 如权利要求35所述的方法，还包括在所述第一、第五、第六和 第七源极区与所述第二漏极区之间布置栅极区。、 第一、第二禾口第 、 第一、第二禾口第 、第二、第三和第
37. 如权利要求36所述的方法，还包括将第五和第六衬底接触区布 置为与所述第二漏极区的拐角相邻。
38. 如权利要求31所述的方法，其中，所述集成电路包括横向扩散 MOSFET晶体管。
39. 如权利要求31所述的方法，还包括在所述第一、第二、第三和 第四源极区中的每一个中布置B个源极接触并且在所述漏极区中布置漏极 接触区，其中B是大于1的整数。
40. 如权利要求39所述的方法，其中，所述第一和第二漏极接触具 有面积D并且所述B个源极接触具有面积A，并且其中所述面积D大于 或者等于2*B*A。
41. 一种集成电路，包括第一漏极区，其具有跨越水平中心线和垂直中心线中的至少一个的对 称形状；第一栅极区，其具有围绕所述第一漏极区的第一形状； 第二漏极区，其具有所述对称形状； 第二栅极区，其具有围绕所述第二漏极区的第一形状； 连接栅极区，其将所述第一和第二栅极区相连接;第一源极区，其被布置为与所述第一栅极区、所述第二栅极区和所述 连接栅极区的一边相邻；以及第二源极区，其被布置为与所述第一栅极区、所述第二栅极区和所述 连接栅极区的一边相邻。
42. 如权利要求41所述的集成电路，其中，所述对称形状随着离所 述对称形状的中心的距离增加而逐渐变细。
43. 如权利要求41所述的集成电路，还包括在所述第一和第二源极 区中布置的第一和第二衬底接触。
44. 如权利要求41所述的集成电路，其中，所述集成电路包括横向 扩散MOSFET晶体管。
45. 如权利要求41所述的集成电路，其中，所述对称形状是圆形。
46. 如权利要求41所述的集成电路，其中，所述对称形状是椭圆形。
47. 如权利要求41所述的集成电路，其中，所述对称形状是多边形。
48. 如权利要求41所述的集成电路，其中，所述对称形状是六边形。
49. 一种用于提供集成电路的方法，包括提供具有跨越水平中心线和垂直中心线中的至少一个的对称形状的第 一漏极区；提供具有围绕所述第一漏极区的第一形状的第一栅极区； 提供具有所述对称形状的第二漏极区；提供具有围绕所述第二漏极区的所述第一形状的第二栅极区； 将连接栅极区连接到所述第一和第二栅极区；将第一源极区布置为与所述第一栅极区、所述第二栅极区和所述连接 栅极区的一边相邻；以及将第二源极区布置为与所述第一栅极区、所述第二栅极区和所述连接 栅极区的一边相邻。
50. 如权利要求49所述的方法，其中，所述对称形状随着离所述对 称形状的中心的距离增加而逐渐变细。
51. 如权利要求49所述的方法，还包括在所述第一和第二源极区中 布置第一和第二衬底接触。
52. 如权利要求49所述的方法，其中，所述集成电路包括横向扩散 MOSFET晶体管。
53. 如权利要求49所述的方法，其中，所述对称形状是圆形。
54. 如权利要求49所述的方法，其中，所述对称形状是椭圆形。
55. 如权利要求49所述的方法，其中，所述对称形状是多边形。
56. 如权利要求49所述的方法，其中，所述对称形状是六边形。
57. —种集成电路，包括第一和第二漏极区，这些漏极区具有一般为矩形的形状；第一、第二和第三源极区，这些源极区具有一般为矩形的形状，其中所述第一源极区被布置在所述第一和第二漏极区的第一边之间，并且所述 第二和第三源极区被布置为与所述第一和第二漏极区的第二边相邻；第四和第五源极区，其中所述第四源极区被布置为与所述第一和第二 漏极区的第三边相邻，并且其中所述第五源极区被布置为与所述第一和第 二漏极区的第四边相邻；栅极区，其被布置在所述第一、第二、第三、第四和第五源极区与所 述第一和第二漏极区之间；以及第一和第二漏极接触，这些漏极接触被布置在所述第一和第二漏极区中。
58. 如权利要求57所述的集成电路，其中，所述第一、第二和第三 源极区具有大致等于所述第一漏极区长度的长度，并且其中所述第四和第 五源极区具有大于或者等于所述第一和第二漏极区长度的长度。
59. 如权利要求57所述的集成电路，其中，所述第一、第二和第三 源极区具有小于所述第一漏极区宽度的宽度。
60. 如权利要求59所述的集成电路，其中，所述第一、第二和第三 源极区的所述宽度大约是所述第一漏极区宽度的一半。
61. 如权利要求57所述的集成电路，其中，所述第四和第五源极区 是从其侧边驱动的。
62. 如权利要求57所述的集成电路，其中，所述第一和第二漏极区 具有大于最小漏极接触尺寸的尺寸。
63. 如权利要求57所述的集成电路，其中，所述漏极接触具有规则 形状和非规则形状之一。
64. 如权利要求57所述的集成电路，其中，所述漏极接触是正方 形、矩形和十字形之一。
65. 如权利要求57所述的集成电路，其中，所述第一、第二和第三 源极区包括源极接触。
66. 如权利要求57所述的集成电路，其中，所述第一和第二漏极区 以及所述第一、第二和第三源极区被布置在第一行中，并且还包括N个额 外的行，其中所述N个额外的行中的至少一行中的漏极区共享所述第四和第五源极区之一。
67. 如权利要求57所述的集成电路，还包括在所述第四和第五源极 区中的至少一个中布置的至少一个衬底接触。
68. 如权利要求67所述的集成电路，其中，所述第四和第五源极区 中的所述至少一个包括缓解区，并且还包括在所述缓解区中布置所述衬底 接触。
69. 如权利要求67所述的集成电路，其中，所述至少一个衬底接触 具有比所述第四和第五源极区中的所述至少一个的相应第一和第二维度更 小的第一和第二维度。
70. 如权利要求57所述的集成电路，还包括在所述第一、第二和第 三源极区中的每一个中布置的B个源极接触，其中B是大于1的整数。
71. 如权利要求70所述的集成电路，其中，所述第一和第二漏极接 触具有面积D并且所述B个源极接触具有面积A，并且其中所述面积D 大于或者等于2*B*A。
72. 如权利要求71所述的集成电路，其中，B等于3或4之一。
73. 如权利要求57所述的集成电路，还包括第三漏极区，其具有一般为矩形的形状并且被布置为与所述第三源极 区相邻；第六源极区，其具有一般为矩形的形状并且被布置为与所述第三漏极 区相邻；第七和第八源极区，这些源极区被布置为与所述第三漏极区和所述第 六源极区相邻；以及衬底接触，其被布置在所述第四和第五源极区与所述第七和第八源极 区之间。
74. 如权利要求73所述的集成电路，其中，所述第七和第八源极区 与所述第四和第五源极区共线，并且其中所述第七和第八源极区是从所述 集成电路的一侧驱动的，并且所述第四和第五源极区是从所述集成电路的
75.如权利要求68所述的集成电路，其中，所述缓解区被沿着所述第四和第五源极区中的至少一个源极区的边缘布置。
76. 如权利要求68所述的集成电路，其中，所述缓解区被布置在所述第四和第五源极区中的至少一个源极区的中央部分。
77. 如权利要求57所述的集成电路，其中，所述集成电路包括横向 扩散MOSFET晶体管。
全文摘要
一种集成电路包括第一源极、第一漏极、第二源极、布置在第一源极和第一漏极之间的第一栅极、以及布置在第一漏极和第二源极之间的第二栅极。第一和第二栅极在漏极中限定了交替的第一和第二区域。第一和第二栅极在第一区域中比在第二区域中布置得更加疏远。
文档编号H01L27/02GK101490843SQ200780025919
公开日2009年7月22日 申请日期2007年5月8日 优先权日2006年5月8日
发明者塞哈特·苏塔迪嘉 申请人:马维尔国际贸易有限公司